D类放大器

更新时间:2023-05-22 12:34

D类放大器,是通过控制开关单元的ON/OFF,驱动扬声器的放大器。D类放大器首次提出于1958年,近些年已逐渐流行起来。D类放大器在过去的几代产品中,已经得到了巨大的发展,系统设计者极大地改善了系统的耐用性,并提高了其音频质量。

趋势

概况

数字放大器改善了音频质量和系统性能。

实际上,对大多数应用者而言,使用这些放大器所带来的好处已经远远超过了它们的不足。

在传统D类放大器中,用控制器将模拟或数字音频信号在被集成到功率后端设备中的功率MOSFET管放大之前,转换成PWM信号。这些放大器效率很高,使用很小的散热器或根本不需要散热器,且降低了对电源输出功率的要求。然而,与传统的A/B类放大器相比,它们本身也存在固有的成本、性能和EMI方面的问题,解决这些问题就是D类放大器的发展新趋势。

改善音频质量

和性能优良的A/B类放大器相比,D类放大器的音频性能是很差的,不仅失真大,而且动态范围窄。所以,当前D类放大器的设计者就必须改进其性能。通过集成高性能采样率转换器(SRC)和Δ-Σ处理技术,新一代解决方案使失真(THD+N)得到了更大的改善,而且动态范围也超过了100dB。

D类放大器的一个噪声源是音频采样时钟的抖动。而时钟通常是由SOC(MPEG解码器和DSP等)产生的,即使很小的抖动也能迅速地影响到常规D类放大器的性能,因为音频时钟是与调制器的输出时钟关联的。

解决这个问题的一个方法是采用SRC SRC技术。因为SRC使用本地稳定的时钟源来同步数字音频的时钟,例如石英晶体振荡器,所以调制器的输出抖动实际上与其他音频时钟是独立的、不相关的。SRC的另一个优点是无论输入音频的采样率如何波动,其输出开关比率都是固定的,这一点与基于PLL的调制器不同。当音频输入源改变或输入时钟缺失时,SRC也通过消除可听见的噪声改善了系统的耐用性。

与高端DAC DAC所采用的技术类似,通过集成高阶Δ-Σ处理技术,D类放大器的音频质量也得到了改善。基于Δ-Σ技术的调制器采用可以降低调制误差的内部反馈。通过减小采样误差,调制器可以改善输出失真,从而获得更好的音质。

降低EMI

自从D类放大器诞生以来,由于其自身的轨对轨(rail-to-rail)供电开关特性,而引起的大量辐射EMI,就一直困扰着系统设计者,这将使设备无法通过FCC FCC和CISPR CISPR认证。

在D类调制器中,通过将音频信号与高频固定频率信号比较,并将结果在固定频率的载波上调制,数字音频信号被转换成了PWM信号。形成的信号是可变脉宽的固定载波频率(通常在几百kHz),然后由高压功率MOSFET对这些PWM信号进行放大,放 大后的PWM信号再通过低通滤波器去掉载频,恢复出原始基带音频信号。

虽然这种拓扑结构很有效,但它也导致一些不希望的后果,如大量的辐射EMI。由于调制器采用固定频率载波,因此将产生基载波的多次谐波辐射。而且,由于PWM信号自身的开关特性,过冲/下冲和振铃将产生固定比率的高频(10~100MHz的范围)辐射EMI。为了压制辐射EMI,最新一代PWM调制器发展的趋势是采用扩展频谱调制技术。

扩展频谱调制技术用于在更大的带宽内扩展开关PWM信号的频谱能量,而不改变原始音频的内容。一个改进传统调制器高辐射EMI的有效方法是改变PWM开关信号的两个边沿,如图1所示。信号以载波频率为中心,但任何一个边沿都不是按周期重复的。这不仅维持了固定载波频率,而且由于边沿不是以固定比率跳变的,载波频率上的辐射能量就得到了极大的降低。

降低系统成本

为了追求D类放大器更低的成本,设计者在功率放大级采用半桥放大拓扑结构,以达到降低复杂性和减少物料成本的目的。因为半桥结构输出通常是全桥的一半,功率MOSFET和外部滤波器件的数量也就减少一半。这也增加了后端设备单位功率通道数的数量。然而,半桥放大器在输出端也需要一个隔直电容,而且对供电干线上的噪声也是极其敏感的。

在启动时,隔直流电容必须被充电到偏置点(高压供电干线电压的一半)。如果输出信号没有从地电位上升到偏置点,就会在扬声器中产生很大的“噗”声(开机冲击声)。新型的D类放大器采用预充电电容使启动时扬声器保持无声。

使扬声器在隔直电容充电时保持无冲击声的方法之一是使用数字电压提升技术,也就是使PWM占空比从非开关状态缓慢增加到50%。这将不会在扬声器中产生较大的“噗”声,但由于MOSFET开关时产生大量的瞬态电流,扬声器也不是没有声音的。

使扬声器在隔直电容充电时保持无冲击声的另一种方法是模拟电压提升技术。在这种类型的电压提升过程中,一个电流源将电容充电到偏置点。一旦电容两端的电压达到偏置点,电流源就会关闭。

电源反馈

由于半桥是单端拓扑结构,就不存在差分全桥拓扑结构中的共模抑制。在一个全桥放大器中,由于放大器的差分输出是从同一个电压源供电的,公共电压源上的噪声将在输出端抵消。在半桥拓扑结构中,放大器供电电源上的任何交流纹波噪声都将直接耦合到输出端。由于半桥拓扑结构对电源供电噪声的敏感,常常需要提供供电抑制反馈(PSR)电路来进行降噪。

模拟D类放大器有许多本身固有的PSR PSR特性,而完全的数字D类放大器则没有。在数字PSR方案中,通常采用一个外部的ADC来监视放大器的供电电源。

反馈和噪声抵消处理是在调制器的数字域中进行的。有些制造商仅将这种反馈方法用于补偿那些降低系统性能的从供电干线上耦合进PWM输出端的交流噪声的影响。另外一些制造商也将其用于补偿由于负载变化而引起的直流供电电压的改变(电压降落),例如,低音单元(超重低音扬声器)所需要的快速浪涌电流,或者供电线路的电压波动。交流和直流器件中PSR反馈所带来的优点已经扩展到了全桥放大器,并改善了多通道家庭影院放大器中通道间的隔离,在串扰和线路电压改变到达输出之前有效地抵消了它们。

背景介绍

D类放大器首次提出于1958年,近些年已逐渐流行起来。

音频放大器的目的是以要求的音量和功率水平,在发声输出元件上重新产生真实、高效和低失真的输入音频信号。音频频率范围约为20 Hz~20000 Hz,因此放大器必须在此频率范围内具有良好的频率响应(当驱动频带有限的扬声器时频率范围减小,例如低音扬声器或高音扬声器)。输出功率能力根据应用情况变化范围很宽,从数毫瓦(mW)的耳机,几瓦(W)的电视(TV)或个人计算机(PC)音频,几十瓦的“迷你”家庭音响和汽车音频,到几百瓦和几百瓦以上大功率的家用和商用音响系统,以及剧场或音乐厅音响系统。

一种音频放大器的直接模拟实现使用晶体管在线性工作方式下产生一个与输入电压成比例的输出电压。正向电压增益通常很高(至少40 dB)。如果正向增益是反馈环路的一部分,那么总的环路增益也会很高。经常使用反馈环路,因为高环路增益可以改善性能,抑制由于正向路径中线性误差造成的失真,并且通过增加电源抑制(PSR)减少电源噪声。

优点

在传统晶体管放大器中,输出级包含提供瞬时连续输出电流的晶体管。实现音频系统放大器许多可能的类型包括a类放大器,ab类放大器和b类放大器。与d 类放大器设计相比较,即使是最有效的线性输出级,它们的输出级功耗也很大。这种差别使得d类放大器在许多应用中具有显着的优势,因为低功耗产生热量较少,节省印制电路板(pcb)面积和成本,并且能够延长便携式系统的电池寿命。

功耗

线性放大器输出级直接连接到扬声器(有些情况下通过电容器连接)。如果输出级使用双极性结型晶体管(bjt),它们通常工作在线性方式下,具有大的集射极电压。输出级也可以用互补金属氧化物半导体(cmos)晶体管实现,如图1所示。

图1、cmos线性输出级

注:output stage=输出级

speaker=扬声器

ground=地

功率消耗在所有线性输出级,因为产生输出电压vout的过程中不可避免地会在至少一个输出晶体管内造成非零的ids和vds。功耗大小主要取决于对输出晶体管的偏置方法。

a 类放大器拓扑结构使用一只晶体管作为直流(dc)电流源,能够提供扬声器需要的最大音频电流。a类放大器输出级可以提供优良的音质,但功耗非常大,因为通常有很大的dc偏置电流流过输出级晶体管(这是我们不期望的),而没有提供给扬声器(这是我们期望的)。

b 类放大器拓扑结构没有dc偏置电流,所以功耗大大减少。其输出晶体管是以推拉方式独立控制,从而允许高端晶体管为扬声器提供正电流,而低端晶体管吸收负电流。由于只有信号电流流过晶体管,因而减少了输出级功耗。但是b类放大器电路的音质较差,因为当输出电流过零点和晶体管在通断状态之间切换时会造成线性误差(交越失真)。

ab 类放大器是a类放大器和b类放大器的组合折衷,它也使用dc偏置电流,但它远小于单纯的a类放大器。小的dc偏置电流足以防止交越失真,从而能提供良好的音质。其功耗介于a类放大器和b类放大器之间,但通常更接近于b类放大器。与b类放大器电路类似,ab类放大器也需要一些控制电路以使其提供或吸收大的输出电流。

不幸的是,即使是精心设计ab类放大器也有很大的功耗,因为其中等范围的输出电压通常远离正电源或负电源。由于漏源极之间的电压降很大,所以会产生很大的瞬时功耗ids×vds。d 类放大器由于具有不同的拓扑结构,其功耗远小于上面任何一类放大器。d类放大器的输出级在正电源和负电源之间切换从而产生一串电压脉冲。这种波形有利于降低功耗,因为当输出晶体管在不导通时具有零电流,并且在导通时具有很低的vds,因而产生较小的功耗ids×vds 。

图2、d类开环放大器框图

注:modulator=调制器

switching output stage=开关输出级

lossless low-pass filter (lc)=无损低通滤波器(lc)

speaker =扬声器

由于大多数音频信号不是脉冲串,因此必须包括一个调制器将音频输入转换为脉冲信号。脉冲的频率成分包括需要的音频信号和与调制过程相关的重要的高频能量。经常在输出级和扬声器之间插入一个低通滤波器以将电磁干扰(emi)减至最小,并且避免以太多的高频能量驱动扬声器。为了保持开关输出级的功耗优点,要求该滤波器是无损的(或接近于无损)。低通滤波器通常采用电容器和电感器,只有扬声器是耗能元件。

图3. 差分开关输出级和lc低通滤波器

图4是a类放大器和b类放大器输出级功耗(pdiss)的理想值与ad1994 d类放大器输出级功耗的测量值的比较。图中的曲线是指给定的音频正弦波信号的输出级功率与扬声器提供的负载功率(pload)之间的关系。其中负载功率相对最大负载(pload max )功率水平标准化,箝位的正弦波信号保证10%总谐波失真(thd)。图中的垂直线表示pload开始箝位的位置。

图4、a类、b类放大器和d类放大器输出级的功耗比较 

注:normalized power dissipation=标准化功耗

normalized load power=标准化负载功率

class a ideal=a类放大器理想值

class b ideal=b类放大器理想值

class d ad199x measured=ad199x d类放大器测量值

no clipping=没有箝位

amplifier clips=放大器箝位

max power the amp can deliver=放大器可提供的最大功率

output is clipped at this power level=在这个功率水平条件下的箝位输出

可以看出,对于多种负载其功耗明显不同,尤其是在高端和中端值负载条件下。在箝位开始之初,d类放大器输出级的功耗约是b类放大器的1/2.5,是a类放大器的1/27。应当注意,消耗在a类放大器输出级的功率比传递到扬声器的功耗大,这是使用大的dc偏置电流的结果。

输出级功率效率eff定义如下: 

在箝位开始之初,a类放大器的eff=25%,b类放大器的eff=78.5%,d类放大器的eff=90%。

对于a类放大器和b类放大器,这些最佳例证经常在教科书中引用。

图5、a类、b类和d类放大器输出级的功率效率比较

注:power efficiency=功率效率

normalized load power=标准化负载功率

class d ad199x measured=ad199x d类放大器测量值

class b ideal=b类放大器理想值

class a ideal=a类放大器理想值

功耗和功率效率的差异在中等功率水平处很大。这对于音频很重要,因为大音量音乐的长期平均功率水平要比达到pload max的瞬时峰值水平低很多(为其1/5到1/20,取决于音乐类型)。因而,对于音频放大器,[pload = 0.1×pload max] 是一个合理的平均功率水平,按照这个功率水平评估pdiss。在这个功率水平,d类放大器输出级的功耗是b类放大器的1/9,是a类放大器的1/107。

对于10 w pload max的音频放大器,1 w的平均pload认为是保真音频功率水平。在这种条件下,d类放大器输出级内部功耗为282 mw,对于b类放大器为2.53 w,对于a类放大器为30.2 w。在这种情况下,d类放大器的效率从高功率条件下的90%减少到78%。但即使是78%也要远优于b类放大器和a类放大器,它们的效率分别为28%和3%。

这些差别对于系统设计具有重要的影响。对于1 w以上的功率水平,线性输出级的过大的功耗要求采用有效的散热方法以避免不可接受的发热,通常是使用大金属板作为散热板,或用风扇促进放大器空气散热。如果放大器是集成电路(ic),就可能需要大尺寸、高成本的增强散热封装以促进热传导。这些考虑在消费类产品中很麻烦,例如平板电视,其印制电路板面积(pcb)面积很宝贵,或汽车音响,其发展趋势是在固定空间内增加通道数。

对于1 w以下的功率水平,处理浪费的功率可能比处理散热还困难。如果是电池供电,线性放大器输出级消耗电池电荷要比d类放大器快。在上面的例子中,d类放大器输出级耗费的电源电流是b类放大器的1/2.8,是a类放大器的1/23.6,因此它们用于蜂窝电话,pda和mp3播放器等产品在电池的寿命方面有很大差别。

迄今为止,我们为了简单起见,只是专门注重放大器输出级的分析。但是当考虑放大器系统中所有功耗时,线性放大器要比低输出功率d类放大器更有利。原因是在低功率水平条件下,产生和调制开关波形所需要的功率会很大。因而,精心设计的低中功率的ab类放大器的宽系统静态功耗优势使得它们可与d类放大器相竞争。虽然对于宽的输出功率范围,毫无疑问d类放大器具有低功耗优势。

d类放大器术语以及差分方式与单端方式的比较 

图3示出d类放大器中输出晶体管和lc滤波器的差分实现。这个h桥具有两个半桥开关电路,它们为滤波器提供相反极性的脉冲,其中滤波器包含两个电感器、两个电容器和扬声器。每个半桥包含两个输出晶体管,一个是连接到正电源的高端晶体管mh,另一个是连接到负电源的低端晶体管ml。图3中示出的是高端pmos晶体管。经常采用高端nmos晶体管以减小尺寸和电容,但需要特殊的栅极驱动方法控制它们。

全h桥电路通常由单电源(vdd)供电,接地端用于接负电源端(vss)。对于给定的vdd和vss,h桥电路的差分方式提供的输出信号是单端方式的两倍,并且输出功率是其四倍。半桥电路可由双极性电源或单极性电源供电,但单电源供电会对dc偏置电压产生潜在的危害,因为只有vdd/2电压施加到过扬声器,除非加一个隔直电容器

“激励”的半桥电路电源电压总线可以超过lc滤波器的大电感器电流产生的标称值。在vdd和vss之间加大的去耦电容器可以限制激励dv/dt的瞬态变化。全桥电路不受总线激励的影响,因为电感器电流从一个半桥流入,从另一个半桥流出,从而使本地电流环路对电源干扰极小。

音频D类

虽然利用d类放大器的低功耗优点有力推动其音频应用,但是有一些重要问题需要设计工程师考虑,包括:

输出晶体管尺寸选择、输出级保护、音质、调制方法、抗电磁干扰(emi)、lc滤波器设计、系统成本

输出晶体管尺寸选择

选择输出晶体管尺寸是为了在宽范围信号调理范围内降低功耗。当传导大的ids时保证vds很小,要求输出晶体管的导通电阻(ron)很小(典型值为0.1Ω~0.2Ω)。但这要求大晶体管具有很大的栅极电容(cg)。开关电容栅极驱动电路的功耗为cv2f,其中c 是电容,v是充电期间的电压变化,f是开关频率。如果电容或频率太高,这个“开关损耗”就会过大,所以存在实际的上限。因此,晶体管尺寸的选择是传导期间将ids×vds损失降至最小与将开关损耗降至最小之间的一个折衷。在高输出功率情况下,功耗和效率主要由传导损耗决定,而在低输出功率情况下,功耗主要由开关损耗决定。功率晶体管制造商试图将其器件的ron×cg减至最小以减少开关应用中的总功耗,从而提供开关频率选择上的灵活性。

输出级保护

输出级必须加以保护以免受许多潜在危险条件的危害:

过热:尽管d类放大器输出级功耗低于线性放大器,但如果放大器长时间提供非常高的功率,仍会达到危害输出晶体管的水平。为了防止过热危险,需要温度监视控制电路。在简单的保护方案中,当通过一个片内传感器测量的温度超过热关断安全阈值时,输出级关断,并且一直保持到冷却下来。除了简单的有关温度是否已经超过关断阈值的二进制指示以外,传感器还可提供其它的温度信息。通过测量温度,控制电路可逐渐减小音量水平,减少功耗并且很好地将温度保持在限定值范围内,而不是在热关断期间强制不发出声音。

输出晶体管过流:如果输出级和扬声器端正确连接,输出晶体管呈低导通电阻状态不会出现问题,但如果这些结点不注意与另一个结点或正、负电源短路,会产生巨大的电流。如果不经核查,这个电流会破坏晶体管或外围电路。因此,需要电流检测输出晶体管保护电路。在简单保护方案中,如果输出电流超过安全阈值,输出级关断。在比较复杂的方案中,电流传感器输出反馈到放大器中,试图限制输出电流到一个最大安全水平,同时允许放大器连续工作而无须关断。在这个方案中,如果限流保护无效,最后的手段是强制关断。有效的限流器还可在由于扬声器共振出现暂时的大瞬态电流时保持放大器安全工作。

欠压:大多数开关输出级电路只有当正电源电压足够高时才能正常工作。如果电源电压太低,出现欠压情况,就会出现问题。这个问题通常通过欠压封锁电路来处理,只有当电源电压大于欠压封锁阈值时才允许输出级工作。

输出晶体管导通时序:mh和ml输出级晶体管(见图6)具有非常低的导通电阻。因此,避免mh和ml同时导通的情况很重要,因为它会产生一个从vdd到vss的低电阻路径通过晶体管,从而产生很大的冲击电流。最好的情况是晶体管发热并且消耗功率;最坏的情况是晶体管可能被毁坏。晶体管的先开后合控制通过在一个晶体管导通之前强制两个晶体管都断开以防止冲击电流情况发生。两个晶体管都断开的时间间隔称为非重叠时间或死区时间。

图6、输出级晶体管的先合后开开关

注:switching output stage=开关输出级

nonoverlap time=非重叠时间

on=导通

off=断开

音质

在d类放大器中,要获得好的总体音质必须解决几个问题。

噪声:当放大器导通或断开时发出的噪声非常讨厌。但不幸的是,它们易于引入到d类放大器中,除非当放大器静噪或非静噪时特别注意调制器状态、输出级时序和lc滤波器状态。

信噪比(snr)

为了避免放大器本底噪声,对于便携式应用的低功率放大器,snr通常应当超过90 db,对于中等功率设计snr应当超过100 db,对于大功率设计应当超过110 db。这对于各种放大器是可以达到的,但在放大器设计期间必须跟踪具体的噪声源以保证达到满意的总体snr。

失真机理

失真机理包括调制技术或调制器实现中的非线性,以及为了解决冲击电流问题输出级所采用的死区时间。

在d类调制器输出脉宽中通常对包含音频信号幅度的信息进行编码。用于防止输出级冲击电流附加的死区时间会引入非线性时序误差,它在扬声器产生的失真与相对于理想脉冲宽度的时序误差成正比。用于避免冲击最短的死区时间对于将失真减至最小经常是最有利的;欲了解优化开关输出级失真性能的详细设计方法请参看深入阅读资料2。

其它失真源包括:输出脉冲上升时间和下降时间的不匹配,输出晶体管栅极驱动电路时序特性的不匹配,以及lc低通滤波器元器件的非线性。

电源抑制(psr)

在图2所示的电路中,电源噪声几乎直接耦合到输出扬声器,具有很小的抑制作用。发生这种情况是因为输出级晶体管通过一个非常低的电阻将电源连接到低通滤波器。滤波器抑制高频噪声,但所有音频频率都会通过,包括音频噪声。关于对单端和差分开关输出级电路电源噪声影响的详细说明请参看深入阅读材料3。

如果不解决失真问题和电源问题,就很难达到psr优于10 db,或总谐波失真(thd)优于0.1%。甚至更坏的情况,thd趋向于有害音质的高阶失真。

幸运的是,有一些好的解决方案来解决这些问题。使用具有高环路增益的反馈(正如在许多线性放大器设计中所采用的)帮助很大。lc滤波器输入的反馈会大大提高psr并且衰减所有非lc滤波器失真源。lc滤波器非线性可通过在反馈环路中包括的扬声器进行衰减。在精心设计的闭环d类放大器中,可以达到psr >; 60 db和thd <; 0.01%的高保真音质。

但反馈使得放大器的设计变得复杂,因为必须满足环路的稳定性(对于高阶设计是一种很复杂的考虑)。连续时间模拟反馈对于捕获有关脉冲时序误差的重要信息也是必需的,因此控制环路必须包括模拟电路以处理反馈信号。在集成电路放大器实现中,这会增加管芯成本。

为了将ic成本减至最低,一些制造商喜欢不 使用或使用最少的模拟电路部分。有些产品用一个数字开环调制器和一个模数转换器来检测电源变化,并且调整调制器行为以进行补偿,这可以参看深入阅读资料3。这样可以改善psr,但不会解决任何失真问题。其它的数字调制器试图对预期的输出级时序误差进行预补偿,或对非理想的调制器进行校正。这样至少会处理一部分失真源,但不是全部。对于音质要求宽松的应用,可通过这些开环d类放大器进行处理,但对于最佳音质,有些形式的反馈似乎是必需的。

调制技术

d类放大器调制器可以有多种方法实现,拥有大量的相关研究和知识产权支持。本文只介绍基本概念。

所有的d类放大器调制技术都将音频信号的相关信息编码到一串脉冲内。通常,脉冲宽度与音频信号的幅度相联系,脉冲频谱包括有用的音频信号脉冲和无用的(但无法避免)的高频成分。在所有方案中,总的综合高频功率大致相同,因为在时域内波形的总功率是相同的,并且根据parseval定理,时域功率必须等于频域功率。但是,能量分布变化很大:在有些方案中,低噪声本底之上有高能量音调,而在其它方案中,能量经过整形消除了高能量音调,但噪声本底较高。

最常用的调制技术是脉宽调制(pwm)。从原理上讲,pwm是将输入音频信号与以固定载波频率工作的三角波或斜波进行比较。这在载波频率条件下产生一串脉冲。在每个载波周期内,pwm脉冲的占空比正比于音频信号的幅度。在图7的例子中,音频输入和三角波都以0 v为中心,所以对于零输入,输出脉冲的占空比为50%。对于大的正输入,占空比接近100%,对于大的负输入,占空比接近0%。如果音频幅度超过三角波的幅度,就会发生全调制,这时脉冲串停止开关,占空比在具体周期内为0%或100%。

pwm之所以具有吸引力是因为它在几百千赫pwm载波频率条件下(足够低以限制输出级开关损失)允许100 db或更好的音频带snr。许多pwm调制器在达到几乎100%调制情况下也是稳定的,从原理上允许高输出功率,达到过载点。但是,pwm存在几个问题:首先,pwm过程在许多实现中会增加固有的失真(参看深入阅读资料4);其次,pwm载波频率的谐振在调幅(am)无线电波段内会产生emi;最后,pwm脉宽在全调制附近非常小。这在大多数开关输出级栅极驱动电路中会引起问题,因为它们的驱动能力受到限制,不能以重新产生几纳秒(ns)短脉宽所需要的极快速度适当开关。因此,在基于pwm的放大器中经常达不到全调制,可达到的最大输出功率要小于理论上的最大值,即只考虑电源电压、晶体管导通电阻和扬声器阻抗的情况。

一种替代pwm的方案是脉冲密度调制(pdm),它在给定时间窗口(脉冲宽度)的脉冲数正比于输入音频信号的平均值。其单个的脉宽不像pwm那样是任意的,而是调制器时钟周期的“量化”倍数。1 bit Σ-Δ调制是pdm的一种形式。

Σ-Δ调制中的大量高频能量分布在很宽的频率范围内,而不是像pwm那样集中在载波频率的倍频处,因而Σ-Δ调制潜在的emi优势要好于pwm。在pdm采样时钟频率的镜像频率处,能量依然存在;但在3 mhz~6 mhz典型时钟频率范围,镜像频率落在在音频频带之外,并且被lc低通滤波器强烈衰减。

Σ-Δ调制的另一个优点是最小脉宽是一个采样时钟周期,即使是对于接近全调制的信号条件。这样简化了栅极驱动器设计并且允许按照理论上的全功率安全工作。尽管如此,1 bitΣ-Δ调制在d类放大器中不经常使用(参看深入阅读资料4),因为传统的1 bit调制器只能稳定到50%调制。还需要至少64倍过采样以达到足够的音频带snr,因此典型的输出数据速率至少为1 mhz并且功率效率受到限制。

最近已经开发出自振荡放大器,例如在深入阅读资料5中介绍的一种。这种放大器总是包括一个反馈环路,以环路特性决定调制器的开关频率,代替外部提供的时钟。高频能量经常要比pwm 分布平坦。由于反馈的作用可以获得优良的音质,但该环路是自振荡的,因此很难与任何其它开关电路同步,也很难连接到无须先将数字信号转换为模拟信号的数字音频源。

全桥电路(见图3)可使用“三态”调制以减少差分emi。在传统的差分工作方式中,半桥a的输出极性必须与半桥b的输出极性相反。只存在两种差分工作状态:输出a高,输出b低;输出a低,输出b高。但是,还存在另外两个共模状态,即两个半桥输出的极性相同(都为高或都为低)。这两个共模状态之一可与差分状态配合产生三态调制,lc滤波器的差分输入可为正、零或负。零状态可用于表示低功率水平,代替两态方案中在正状态和负状态之间的开关。在零状态期间,lc滤波器的差分动作非常小,虽然实际上增加了共模emi,但减少了差分emi。差分优势只适用于低功率水平,因为正状态和负状态仍必须用于对扬声器提供大功率。三态调制方案中变化的共模电压电平对于闭环放大器是一个设计挑战。

pwm原理和例子

注:sample audio in=采样音频输入

pwm out=pwm输出

triangle wave=三角波

pwm concept=pwm原理

pwm example=pwm例子

sine=正弦波

audio input=音频输入

pulses=脉冲

pwm output=pwm输出

emi处理

d类放大器输出的高频分量值得认真考虑。如果不正确理解和处理,这些分量会产生大量emi并且干扰其它设备的工作。

两种emi需要考虑:辐射到空间的信号和通过扬声器及电源线传导的信号。d类放大器调制方案决定传导emi和辐射emi分量的基线谱。但是,可以使用一些板级的设计方法减少d类放大器发射的emi,而不管其基线谱如何。

一条有用的原则是将承载高频电流的环路面积减至最小,因为与emi相关的强度与环路面积及环路与其它电路的接近程度有关。例如,整个lc滤波器(包括扬声器接线)的布局应尽可能地紧密,并且保持靠近放大器。电流驱动和返回路印制线应当集中在一起以将环路面积减至最小(扬声器使用双绞线对接线很有帮助)。另一个要注意的地方是当输出级晶体管栅极电容开关时会产生大的瞬态电荷。通常这个电荷来自储能电容,从而形成一个包含两个电容的电流环路。通过将环路面积减至最小可降低环路中瞬态的emi影响,意味着储能电容应尽可能靠近晶体管对它充电。

有时,插入与放大器电源串联的rf扼流线圈很有帮助。正确布置它们可将高频瞬态电流限制在靠近放大器的本地环路内,而不会沿电源线长距离传导。

如果栅极驱动非重叠时间非常长,扬声器或lc滤波器的感应电流会正向偏置输出级晶体管端的寄生二极管。当非重叠时间结束时,二极管偏置从正向变为反向。在二极管完全断开之前,会出现大的反向恢复电流尖峰,从而产生麻烦的emi源。通过保持非重叠时间非常短(还建议将音频失真减至最小)使emi减至最小。如果反向恢复方案仍不可接受,可使用肖特基(schottky)二极管与该晶体管的寄生二极管并联,从而转移电流并且防止寄生二极管一直导通。这很有帮助,因为schottky二极管的金属半导体结本质上不受反向恢复效应的影响。

具有环形电感器磁芯的lc滤波器可将放大器电流导致的杂散现场输电线影响减至最小。在成本和emi性能之间的一种好的折衷方法是通过屏蔽减小来自低成本鼓形磁芯的辐射,如果注意可保证这种屏蔽可接受地降低电感器线性和扬声器音质。

lc滤波器设计

为了节省成本和pcb面积,大多数d类放大器的lc滤波器采用二阶低通设计。图3示出一个差分式二阶lc滤波器。扬声器用于减弱电路的固有谐振。尽管扬声器阻抗有时近似于简单的电阻,但实际阻抗比较复杂并且可能包括显着的无功分量。要获得最佳滤波器设计效果,设计工程师应当总是争取使用精确的扬声器模型。

常见的滤波器设计选择目的是为了在所需要的最高音频频率条件下将滤波器响应下降减至最小, 以获, 得最, 低带宽。如果对于高达20 khz频率,要求下降小于1 db,则要求典型的滤波器具有40 khz巴特沃斯(butterworth)响应(以达到最大平坦通带)。对于常见的扬声器阻抗以及标准的l值和c值,下表给出了标称元器件值及其相应的近似butterworth响应:

电感L(μH) 电容C(μF) 扬声器电阻(Ω) 带宽-3-dB(kHz)

10 1.2 4 50

15 1 6 41

22 0.68 8 41

如果设计不包括扬声器反馈,扬声器thd会对lc滤波器元器件的线性度敏感。

电感器设计考虑因素:设计或选择电感器的重要因素包括磁芯的额定电流和形状,以及饶线电阻。

额定电流:选用磁芯的额定电流应当大于期望的放大器的最高电流。原因是如果电流超过额定电流阈值并且电流密度太高,许多电感器磁芯会发生磁性饱和,导致电感急剧减小,这是我们所不期望的。

通过在磁芯周围饶线而形成电感器。如果饶线匝数很多,与总饶线长度相关的电阻很重要。由于该电阻串联于半桥和扬声器之间,因而会消耗一些输出功率。如果电阻太高,应当使用较粗的饶线或选用要求饶线匝数较少的其它金属材质的磁芯以提供需要的电感。

最后,不要忘记所使用的电感器的形状也会影响emi,正如上面所提到的。

系统成本

在使用d类放大器的音频系统中,有哪些重要因素影响其总体成本? 我们怎样才能将成本减至最低?

d类放大器的有源器件是开关输出级和调制器。构成该电路的成本大致与模拟线性放大器相同。真正需要考虑的折衷是系统的其它元器件。

d类放大器的低功耗节省了散热装置的成本(以及pcb面积),例如,散热片或风扇。d类集成电路放大器可采用比模拟线性放大器尺寸小和成本低的封装。当驱动数字音频源时,模拟线性放大器需要数模转换器(dac)将音频信号转换为模拟信号。对于处理模拟输入的d类放大器也需如此转换,但对于数字输入的d类放大器有效地集成了dac功能。

另一方面,d类放大器的主要成本缺点是lc滤波器。lc滤波器的元器件,尤其是电感器,占用pcb面积并且增加成本。在大功率放大器中,d类放大器的总体系统成本仍具有竞争力,因为在散热装置节省的大量成本可以抵消lc滤波器的成本。但是在低成本、低功耗应用中,电感器的成本很高。在极个别情况下,例如,用于蜂窝电话的低成本放大器,放大器ic的成本可能比lc滤波器的总成本还要低。即使是忽略成本方面的考虑,lc滤波器占用的pcb面积也是小型应用中的一个问题。

为了满足这些考虑,有时会完全取消lc滤波器,以采用无滤波放大器设计。这样可节省成本和pcb面积,虽然失去了低通滤波器的好处。如果没有滤波器,emi和高频功耗的增加将会不可接受,除非扬声器采用电感式并且非常靠近放大器,电流环路面积最小,而且功率水平保持很低。尽管这种设计在便携式应用中经常采用,例如,蜂窝电话,但不适合大功率系统,例如,家庭音响。

另一种方法是将每个音频通道所需要的lc滤波器元器件数减至最少。这可以通过使用单端半桥输出级实现,它需要的电感器和电容器数量是差分全桥电路的一半。但如果半桥输出级需要双极性电源,那么与产生负电源相关的成本可能就会过高,除非负电源已经有一些其它目的,或放大器有足够多的音频通道,以分摊负电源成本。另外,半桥也可从单电源供电,但这样会降低输出功率并且经常需要使用一个大的隔直流电容器。

adi公司d类放大器

刚才讨论的所有设计问题可以归结到一个要求相当严格的项目。为了节省设计工程师的时间,adi公司提供各种d类放大器ic1,它们含有可编程增益放大器、调制器和功率输出级。为了简化评估,adi公司为每种类型的放大器提供了演示板。这些演示板的pcb布线和材料清单可以作为切实可行的参考设计,从而帮助客户迅速设计经过验证、经济有效的音频系统而无须为解决d类放大器主要设计问题做“重复性的工作”。

例如,可以考虑使用ad19902,ad19923,ad19944和ad199655双放大器ic系列产品,它们适合要求两个通道每通道输出达到5,10,25和40 w的中等功率的立体声或单声道应用。下面是这些ic的一些特性:

ad1994 d类音频功率放大器包含两个可编程增益放大器、两个Σ-Δ调制器和两个功率输出级以在家庭影院、汽车和pc音频应用中驱动全h桥连接的负载。它产生的开关波形可驱动两个25 w立体声扬声器,或一个50 w单声道扬声器,具有90%的效率。其单端输入施加到一个增益可设置为0,6,12和18 db的可编程增益放大器(pga),以处理低电平信号。

ad1994具有集成保护以防止输出级受到过热、过流和冲击电流的危害。由于其特殊的时序控制、软启动和dc失调校准,与静音相关的噪声很微小。其主要性能指标包括0.001%thd,105 db动态范围,大于60 db的psr,以及采用开关输出级连续时间反馈和优化的输出级栅极驱动器。其1 bit Σ-Δ调制器尤其为d类应用增强以达到500 khz平均数据频率,对于90%调制具有高环路增益,以及全调制稳定性。独立调制器方式允许驱动外部的大输出功率场效应管(fet)。

ad1994对于pga、调制器和数字逻辑采用5 v电源,对于开关输出级采用8 v~20 v高电压电源。相关的参考设计满足fcc b类emi标准要求。当以5 v和12 v电源驱动6Ω负载时,其静态功耗为487 mw,在2×1 w输出功率条件下功耗为710 mw,在待机方式下功耗为0.27mw。ad1994采用64引脚lfcsp封装,工作温度范围为–40°c~+85°c。

免责声明
隐私政策
用户协议
目录 22
0{{catalogNumber[index]}}. {{item.title}}
{{item.title}}