更新时间：2023-10-27 16:48
output logic macrocell（OLMC ） 即逻辑输出宏，是GAL中的输出单元，可编程实现多种类型的输出结构。
OLMC中的或门完成或操作，有8个输入端，固定接收来自“与”逻辑阵列的输出，或门输出端只能实现不大于8个乘积项的与-或逻辑函数；或门的输出信号送到一个受XOR（n）信号控制的异或门，完成极性选择，当XOR（n）=0时，异或门输出与输入（或门输出）同相，当XOR（n）=1时，异或门输出与输入反相。?
OLMC中的四个多路选择器分别是输出数据选择器OMUX、乘积项数据选择器PTMUX、三态数据选择器TSMUX和反馈数据选择器FMUX，它们在控制信号AC（0）和AC1（n）的作用下，可实现不同的输出电路结构形式。
由上述OLMC的结构可见，OLMC在SYN，AC（0），AC1（n）的控制下，可以重新组态，即可以工作在五种不同模式下：专用输入模式；专用组合输出模式；带反馈的组合输出模式；时序逻辑的组合输出模式；寄存器输出模式。SYN为0或1用以决定被组态的OLMC是时序或组合逻辑电路，AC（0），AC1（n）用以控制OLMC的电路结构，AC（0）是所用OLMC共用的，而AC1（n）则是每OLMC个单独具有的。
（1）SYN=1，AC（0）=0，AC1（n）=1时，OLMC（n）的电路结构为专用输入模式，是组合逻辑电路。此时，引脚1和11可作普通数据输入端使用，输出三态缓冲器为禁止态而使相应的I/O端不能作输出只能作输入端使用，并且该输入信号需经邻级OLMC的FMUX反馈回“与”逻辑阵列输入。需要注意的是，由GAL16V8的结构图可见，OLMC（15）和OLMC（16）因无FMUX相连，故不能作专用输入模式，即101模式。
（2）SYN=1，AC（0）=0，AC1（n）=0时，OLMC（n）的电路结构为专用组合输出模式，是组合逻辑电路。此时，引脚1和11可作普通数据输入端使用，输出三态缓冲器处于工作状态，输出始终允许，异或门的输出经OMUX送到三态缓冲器。因为三态缓冲器是一个反相器，所以XOR（n）=0时输出的组合逻辑函数为低电平有效，当XOR（n）=1时为高电平有效。当相邻OLMC的AC1（m）也为0时，FMUX接地，没有反馈信号，相应的I/O端只能作纯组合输出而不能作反馈输入使用。
（3） SYN=1，AC（0）=1，AC1（n）=1时，OLMC（n）的电路结构为带反馈的组合输出模式。引脚1和11可作普通数据输入端使用，输出三态缓冲器由第一乘积项控制，并且三态缓冲器的输出信号又反馈回“与”逻辑阵列的输入。在111模式下，只要有一个OLMC工作在111模式，则8个OLMC必然全工作在111模式；图8.19中所示的OLMC（19）和OLMC（12），为维持与PAL器件JEDEC熔丝图的完全兼容，要用 代替AC（0），用SYN代替AC1（n），故OLMC（19）和OLMC（12）的输出不能反馈回“与逻辑阵列”。?
（4）SYN=0，AC（0）=1，AC1（n）=0时，OLMC（n）的电路结构为寄存器输出模式，是时序逻辑电路。引脚1是时钟信号CK输入端，引脚11是公共三态控制信号 的输入端；异或门的输出送D触发器寄存，D触发器的Q端输出，送到三态输出缓冲器，同时 端经FMUX反馈回“与”逻辑阵列输入，三态输入缓冲器由11脚外加的 信号控制，所有（8个）都可工作在此寄存器输入的010模式下。
（5）SYN=0，AC（0）=1，AC1（n）=1时，OLMC（n）的电路结构为时序逻辑的组合输出模式。此时，异或门的输出直接送往输出三态缓冲器，输出三态缓冲器由第一乘积项控制，而I/O（n）信号经FMUX反馈回“与逻辑阵列”。须注意的是，工作在011模式的OLMC不能单独存在，必须和寄存器输出的010模式的OLMC共存于一片GAL芯片中，也就是说，工作在011模式的OLMC是时序逻辑电路中的组合逻辑部分，此时1脚仍是时钟信号CK输入端，11脚也是公共三态控制信号输入端 ，但CK和 是供给其他工作在010模式下的OLMC使用的
?
OLMC is shrot for output logic macrocell It is a key components of PLD As is shown in the logic schematic diagram,the OR gate has 8 inputs from AND array. The XOR bit of each macrocell controls the polarity of the output , while the AC1 bit of each of the macrocells controls the input/output configuration.OLMC has four MUX, including OMUX for choosing data,PTMUX which is called produce term MUX, TSMUX for choosing the state of three state output gate,and FMUX. The FMUX is controlled by AC（0） and AC（n）.Programming some bits（syn, AC（0）,AC（n）,etc.） leads to various combinations of configuration of OLMC via 4 MUX.