更新时间:2023-06-29 17:01
数字电路中,数字电平从低电平(数字“0”)变为高电平(数字“1”)的那一瞬间(时刻)叫作上升沿。
数字电路中,把电压的高低用逻辑电平来表示。逻辑电平包括高电平和低电平这两种。不同的元器件形成的数字电路,电压对应的逻辑电平也不同。在TTL门电路中,把大于3.5伏的电压规定为逻辑高电平,用数字1表示;把电压小于0.3伏的电压规定为逻辑低电平,用数字0表示。数字电平从低电平(数字“0”)变为高电平(数字“1”)的那一瞬间(时刻)叫作上升沿。
在Verilog等硬件描述语言中,用“posedge”表示“上升沿”。
上升沿可以被用来触发时序控制,在时间脉冲上升沿触发的T触发器就是一个典型的例子,这类触发器并不是通常的电平敏感,而是信号边缘敏感。