下降沿触发

更新时间:2022-08-25 11:33

数字电路中,数字电平从高电平(数字“1”)变为低电平(数字“0”)的那一瞬间叫作下降沿。下降沿触发是当信号有下降沿时的开关动作,当电位由高变低而触发输出变化的就叫下降沿触发。也就是当测到的信号电位是从高到低也就是下降时就触发,叫做下降沿触发。

基本解释

数字电路中,数字电平从高电平(数字“1”)变为低电平(数字“0”)的那一瞬间叫作下降沿。下降沿触发是当信号有下降沿时的开关动作,当电位由高变低而触发输出变化的就叫下降沿触发。也就是当测到的信号电位是从高到低也就是下降时就触发,叫做下降沿触发。

硬件描述语言

在Verilog HDL等硬件描述语言中,最常用的两种事件分为电平触发和边沿触发,其中边沿触发即包括上升沿触发、下降沿触发。下降沿触发的写法是在符号“@“之后加上”negedge 信号名”,其中“negedge”表示信号的下降沿。

应用示例

在电子电路中,有许多触发器采用下降沿触发方式,例如主从RS触发器(如下图)、下降沿JK边沿触发器等(详见JK触发器)。

免责声明
隐私政策
用户协议
目录 22
0{{catalogNumber[index]}}. {{item.title}}
{{item.title}}