更新时间：2022-08-25 15:38
电能表能够启动工作的最低电压，此值为参比电压下限（对宽量程的电能表此值为参比电压下限）的60%。电能表的启动工作是指电能表正常计量、显示和记录事件等，设计的最低电压可低于此临界值。
当涉及结型场效应晶体管（JFET）时，阈值电压通常被称为“夹断电压”。这有点混乱，因为“夹断”施加到绝缘栅场效应晶体管（IGFET）是指信道夹持，导致在高源-漏偏置电流饱和行为，即使当前是从来没有过。与“夹断”不同，术语“阈值电压”是明确的，在任何场效应晶体管中都是指相同的概念。
在n沟道增强型器件中，导电沟道在晶体管内不是自然存在的，并且需要正的栅极到源极电压来产生这种电压。正电压吸引体内的自由浮动电子朝向栅极，形成导电沟道。但首先必须在栅极附近吸引足够的电子以对抗添加到FET体中的掺杂离子;这形成没有被称为耗尽区的移动载体的区域，并且发生这种情况的电压是FET的阈值电压。进一步的栅极 - 源极电压增加将吸引更多的电子朝向能够形成从源极到漏极的导电沟道的栅极;这个过程被称为倒置。
相反，n沟道耗尽型器件在晶体管内自然存在导电沟道。因此，术语“阈值电压”不容易应用于使这样的器件“接通”，而是用来代表沟道足够宽以允许电子容易流动的电压电平。这种易流动的阈值也适用于p沟道耗尽型器件，其中从栅极到体/源极的正电压通过迫使带正电的孔离开栅极绝缘体/半导体界面而产生耗尽层，留下暴露出不能携带的带负电的受体离子的无载体区域。
在宽平面晶体管中，阈值电压基本上与漏极 - 源极电压无关，因此是一个明确定义的特性，但是由于漏极引起的势垒降低，在现代纳米尺寸的MOSFET中不太清楚。
在这些图中，源极（左侧）和漏极（右侧）被标记为n +以指示重掺杂（蓝色）n区域。耗尽层掺杂物被标记为NA以指示（粉红色）耗尽层中的离子带负电且几乎没有空穴。在（红色）体积中，孔的数量p = NA，使得大部分电荷为中性。
如果栅极电压低于阈值电压，则晶体管截止，理想情况下晶体管的漏极到源极没有电流。实际上，即使栅极偏置电流低于阈值（亚阈值漏电流），也存在电流，尽管电流很小并且随着栅极偏置指数地变化。
如果栅极电压高于阈值电压，则由于在氧化物 - 硅界面处的沟道中存在许多电子，所以晶体管导通，形成低电阻沟道，其中电荷可以从漏极流向源极。对于显着高于阈值的电压，这种情况被称为强反转。当VD> 0时，通道逐渐变细，因为由于电阻通道中的电流而引起的电压降降低了在接近漏极时支撑通道的氧化物场。
所述体效应是由量在所述阈值电压的变化近似等于在变更，由于人体影响阈值电压（没有连接到源极时），因此可以将其视为第二个门，有时也称为“后门”。身体效应有时被称为“后门效应”。
对于增强模式，使用以下等式根据Shichman-Hodges模型（对于非常老的技术来说是精确的）来计算对阈值电压的nMOS MOSFET体效应。
其中 是衬底偏压存在时的阈值电压，是源到体的衬底偏置，是表面的潜力，和是零衬底偏压的阈值电压，是身体效果参数， 是氧化物厚度，是氧化物介电常数，是硅的介电常数， 是一个兴奋剂浓度，是基本电荷。
在给定的技术节点中，例如90-nmCMOS工艺，阈值电压取决于氧化物的选择和氧化物厚度。使用上面的身体公式，成正比 ，和，这是氧化物厚度的参数。
因此，氧化物厚度越薄，阈值电压越低。虽然这似乎有所改善，但这并非没有代价;因为氧化层厚度越薄，通过器件的亚阈值泄漏电流就越高。因此，90nm栅极氧化层厚度的设计规格被设定为1nm以控制漏电流。这种隧道，称为福勒 - 诺德海姆隧道。
其中 和是常数和 是栅氧化层上的电场。
在将设计特征缩小至90纳米之前，用于产生氧化物厚度的双氧化物方法是解决此问题的常见方法。采用90纳米工艺技术，在某些情况下采用了三氧化镓方法。一种标准薄氧化物用于大多数晶体管，另一个为I / O驱动器细胞，而第三个存储器和通晶体管单元。这些差异纯粹是基于CMOS技术阈值电压的氧化层厚度特性。
与氧化物厚度影响阈值电压的情况一样，温度对CMOS器件的阈值电压有影响。在身体效应部分的部分方程展开
哪里 是接触潜力的一半，是波尔兹曼常数，是温度，是基本电荷，是一个掺杂参数和 是衬底的固有掺杂参数。
我们看到表面电位与温度有直接的关系。从上面看，阈值电压不具有直接的关系，但不是独立的影响。平均而言，取决于掺杂水平，该变化在-4mV / K和-2mV / K之间。对于30°C的变化，这会导致与通常用于90 nm技术节点的500 mV设计参数的显着变化。
随机掺杂波动（RDF）是由于注入杂质浓度的变化而导致的工艺变化的一种形式。在MOSFET晶体管中，沟道区域中的RDF可以改变晶体管的属性，特别是阈值电压。在较新的工艺技术中，RDF具有较大的影响，因为掺杂剂的总数量较少。
正在进行研究以抑制在相同制造工艺中的器件之间的阈值电压变化的掺杂物波动。