（11） IDE的控制。

ISA—PCI

CPU—外设之间的桥梁

内存—外存

系统控制芯片，主要负责CPU与内存、CPU与PCI-E之间的通信。掌控项目多为高速设备，如：CPU、Host Bus。后期北桥集成了内存控制器、Cache高速控制器。

① CPU与内存之间的交流。

② Cache控制。

③ AGP控制（图形加速端口）

④ PCI总线的控制。

⑤ CPU与外设之间的交流。

⑥ 支持内存的种类及最大容量的控制。（标示出主板的档次）

南桥芯片（South Bridge）是主板芯片组的重要组成部分，一般位于主板上离CPU插槽较远的下方，PCI插槽的附近，这种布局是考虑到它所连接的I/O总线较多，离处理器远一点有利于布线。相对于北桥芯片来说，其数据处理量并不算大，所以南桥芯片一般都没有覆盖散热片。南桥芯片不与处理器直接相连，而是通过一定的方式（不同厂商各种芯片组有所不同，例如英特尔的英特尔Hub Architecture以及SIS的Multi-Threaded“妙渠”）与北桥芯片相连。

南桥芯片负责I/O总线之间的通信，如PCI总线、USB、LAN、ATA、SATA、音频控制器、键盘控制器、实时时钟控制器、高级电源管理等，北桥负责CPU和内存、显卡之间的数据交换，南桥负责CPU和PCI总线以及外部设备的数据交换

英特尔的加速中心架构（Accelerated Hub Architecture，缩写AHA）首次出现在它的著名整合芯片组i810中。在i810芯片组中，英特尔一改过去经典的南北桥构架，采用了新的加速中心构架。加速中心架构由相当于传统北桥芯片的GMCH（Graphics & Memory Controller Hub），图形/存储器控制中心和相当于传统南桥芯片的ICH（I/O Controller Hub，I/O控制中心），以及新增的FWH（Firmware Hub），固件控制器，相当于传统体系结构中的（BIOS ROM）共3块芯片构成。

在这种新的加速中心架构中，两块芯片不是通过PCI总线进行连接，而是利用能提供两倍于PCI总线带宽的专用总线。这样，每种设备包括PCI总线都可以与CPU直接通讯，Intel 810芯片组中的内存控制器和图形控制器也可以使用一条8bit的133MHz“2×模式”总线，使得数据带宽达到266MB/s，它的后续芯片组i8xx也大多采用这种架构。

这种体系其实跟南北桥架构相差不大，它主要是把PCI控制部分从北桥中剥离出来（北桥成为GMCH），由ICH负责PCI以及其它以前南桥负责的功能，而ICH也采用了加速中心架构，在图形卡和内存与整合的AC’97 控制器、IDE控制器、双USB端口和PCI 附加卡之间建立一个直接的连接。由于英特尔中心架构提供了每秒266 MB的PCI带宽，这使得I/O控制器和内存控制器之间可以传输更多更丰富的信息；再加上优化了仲裁规则，系统可以同时进行更多的线程，从而实现了较为明显的性能提升。在GMCH与ICH之间的传输速率则达到了8位133MHz DDR（等效于266MHz，266MB/s），它使得PCI总线、USB总线以及IDE通道与系统内存和处理器之间的带宽有较大的增进。

当然，由于两个Hub之间只有一个通道，所以一个时间内只能有一个设备传输数据，这些设备还包括了PCI总线上的设备，而PCI总线上的设备其最大的数据传输率仍为133MB/s。所以从某种程度而言，Intel目前的解决方案并非完美。因此，英特尔也在寻求一种新的解决方案，那就是3GIO（Third Generation Input/Output，第三代输入输出）技术。3GIO也称为Arahahoe和串行PCI技术，是英特尔开发的未来技术，提供高带宽、高速度连接计算机子系统和I/O周边设备

VIA也推出了效能相近的V-Link技术。这项技术首次出现在它的DDR芯片组VIA Apollo Pro266中。在架构上，Pro266还是遵循传统的南北桥结构，由VT8633北桥和VT8233南桥组成。但是和以往的结构不同，VIA在南北桥的通信方面舍弃了传统的PCI总线，转而使用自己研发的V-Link加速中心架构。在V-Link架构中，PCI总线成了南桥的下游，成为与IDE通道、AC’97 Link、USB、I/O平等的连接。

V-Link总线仍是一种PCI式的32位总线，但运行频率从原来的33MHz提升到了66MHz，这样南北桥之间的带宽就提升到了266MHz，与传统PCI总线133MHz的带宽相比，可以说是成倍的增长。由于以往PCI总线的带宽大部分被IDE设备所占用，因此南北桥之间的通信速度得不到保障，一定程度上影响了系统性能的发挥，尤其是在IDE传输任务繁重的场合。V-Link技术将南北桥通信从繁忙的PCI总线中独立出来，这就有效地保证了芯片组内部信息传递的迅速和完整，对系统性能的提升有一定的帮助。在以后的发展规划中，VIA有意将V-Link的频率进一步提升到133MHz，这样其带宽在原来基础上又增加一倍，将达到533MHz。

除上述带宽提升技术外，VIA还设计了最新一代结构体系标准——HDIT（High-Bandwidth Differential Interconnect Technology，高带宽互连技术）。HDIT结构为广大系统OEM（原始设备制造商）提供了一种极具性价比和高度灵活的芯片基线设计平台。在当今主流桌面和移动PC的设计中，HDIT允许把诸如DDR 266内存接口、AGP 4×、533MB/s V-Link总线等一些先进的技术规范和标准同高度集成的HDIT南桥芯片结合在一起；而在要求灵活性很大的工作站及服务器的设计中，可通过对HDIT工作模式的设定来实现HDIT北桥芯片中内存界面和AGP端口配置的最佳效果，从而获得双倍甚至四倍的内存数据带宽，其带宽最高可达4.2GB/s。

矽统的Multi-Threaded I/O Link（简称MuTIOL）架构首次出现在它的SiS635芯片组中。虽然矽统把它当作单芯片结构，但在SiS635内部还是有“南北”之分的。在SiS630s及以前的单芯片组中，也是用PCI总线作为南北连接数据通道，而同样是为了解决带宽问题，矽统引入了Multi-Threaded I/O Link架构。从其架构图可以看到，Multi-Threaded I/O Link负责了8个设备的数据传输，它们是：PCI总线（其上的所有设备对Multi-Threaded I/O Link来说就是一个设备）、第一IDE通道、第二IDE通道、第一USB通道、第二USB通道、AC’97音频、V.90软Modem、媒介访问控制器（MAC，Media Access Controller，主要为以太网数据传输服务）。在具体设计上，Multi-Threaded I/O Link其实就是8条独立的数据管道，每条管道的工作频率是33.3MHz，传输数据位宽为32bit，这样一条管道就相当于一条32位PCI总线的带宽133MB/s，8条的总和是1.2GB/s，这就是为什么带宽能超过1GB/s的原因。与Intel和VIA的Link通道相比，总带宽明显提高，但具体到每条管道上，则不如Link通道的266MB/s，也就是说每个设备最高传输率仍限制在133MB/s，而且除了IDE以外，其他设备都是低速率设备，133MB/s的独享带宽对它们的意义并不是太大。

然而，分立通道设计也有其缺点。PCI总线与Hub Link或V-Link通道之所以一个时间内只允许一个设备传输数据，是因为只有一条线路，而且传输时采用的频率固定。如果采用分立的通道则可以较好地解决这个问题，虽然在DMA的内存一端，一个时间还是只能为一个设备服务，但服务完后不必等待总线清空，即可立即为下一个设备服务，而其他设备（可以是一个或多个）的数据请求可不干扰当前设备的工作而发送至内存控制端（相信会有一个针对这8个设备的队列寄存器来对任务进行排序），在数据传输完后立刻执行下一任务，从而有助缩短设备和系统的等待与延迟时间，变相提高了每一设备的数据传输率。从这一点来说，Multi-Threaded I/O Link的设计对多任务操作有利。

在如何连接南北桥芯片，使IDE磁盘效能得以充分发挥的问题上，AMD也制订出了一种能适用于各种高速芯片组之间的传输界面，这就是LDT（Lightning Data Transport），2001年2月改名为HyperTransport。　HyperTransport技术由AMD在今年4月首次公布，得到了包括NVIDIA、ALi在内的多家著名厂商的支持。该技术旨在提高各种IC芯片（包括PC， PDA等诸多方面）的数据传输速率，目前它的带宽已达到12.8GB/s，其传输速度是现有PCI技术的96倍以上。

HyperTransport是由两条点对点的单向数据传输路径组成（一条为输入、一条为输出）。两条单向传输路径的数据带宽是可以根据数据量的大小而弹性改变，最低的有2bit，可以调节为4bit、8bit、16bit、32bit，HyperTransport是运行在400MHz的时钟频率下的，但是使用的是与DDR相同的双钟频触发技术，所以在400MHz的额定频率下数据传输率最高可达800MB/s。不过HyperTransport还有一大特色就是当数据资料宽度为非32bit（4Byte）时，可以用分批传输数据来达到32bit相同的效果，比如说16bit的数据就分两批传输，在使用8bit数据时就分4批传送，这种分包传输数据的方法，给了HyperTransport更大的弹性空间，最小4Byte，最大64Byte。对资料快速传输带来了很大的改良，提高了系统数据处理性能。

HyperTransport除了可以将芯片间的数据高速传输之外，它还具有“封包传输技术（Packet-Based）”、“双条单向数据流及点对点的数据连接方式”、“弹性数据带宽”等特性。使用HyperTransport总线，可以改善系统数据传输的瓶颈，可以为系统设计人员制造更高效能的系统设备提供基础，真正的加快整个系统的运行效能。

HyperTransport技术在芯片组上的首次运用出现在NVIDIA的系统芯片组处女作nForce上面。nForce芯片组由北桥芯片Integrated Graphics Processor （IGP）与南桥芯片Media and Communications Processor （MCP）组成。而HyperTransport总线对于NVIDIA的nForce芯片组体系来说，其作用就是把MCP、IGP以及CPU连接起来。在南北桥之间，nForce通过一个同步的8位高速数据总线，在不增加更多引脚的同时，获得IGP与MCP之间800MB/s的巨大数据带宽。虽然从数值上来看，要低于矽统的Multi-Threaded I/O Link架构，但由HyperTransport双条单向数据流技术特性所决定，它的带宽增益也颇为引人注目，相信至少能够满足两三年以内的外设需要了。