具体的组合逻辑电路和时序逻辑电路不胜枚举。由于它们的应用十分广泛，所以都有标准化、系列化的集成电路产品，通常把这些产品叫做通用集成电路。与此相对应地把那些为专门用途而设计制作的集成电路叫做专用集成电路(ASIC)。

数字电路的组成：组合逻辑+寄存器（触发器）。组合逻辑就是由基本门组成的函数，其输出只会跟当前的输入有关，在上面的例子中，第一个图就是组合逻辑，只完成逻辑运算；而时序电路除了包含基本门之外，还包含存储元件用例保存过去的信息，时序电路的稳态输出不仅取决于当前的输入，还与过去的输入所形成状态有关。第二个图就是时序电路，在完成逻辑运算的同时，还可以把处理结果暂存起来，用以下一次的运算。

从功能上来看，数字集成电路内部可以分为数据通路（Data-path，也称为数据路径）和控制逻辑两大部分。这两大部分都是由大量的时序逻辑电路集成的，而且绝大部分都是同步的时序电路，因为时序电路被多个触发器或寄存器分成若干节点，而这些触发器在时钟的控制下会按同样的节拍来工作，可以简化设计。在长期的设计过程中，已经积累了很多标准的通用单元，比如选择器（也叫多路器，可以从多个输入数据中选一个输出）、比较器（用于比较两个数的大小）、加法器、乘法器、移位寄存器等等，这些单元电路形状规则，便于集成（这也是数字电路在集成电路中得到更好的发展的原因）。这些单元按设计要求连接在一起，形成数据通路，待处理的数据从输入端经过这条通路到输出端，便得到处理后的结果。同时，还需要由专门设计的控制逻辑，控制数据通路的各组成部件，按各自的功能要求和特定的时序关系和来配合工作。

数字集成电路产品的种类很多，若按电路结构来分，可分成TTL和MOS 两大系列。

TTL 数字集成电路是利用电子和空穴两种载流子导电的，所以又叫做双极性电路。MOS 数字集成电路是只用一种载流子导电的电路，其中用电子导电的称为NMOS 电路;用空穴导电的称为PMOS 电路:如果是用NMOS 及PMOS 复合起来组成的电路，则称为CMOS 电路。

CMOS 数字集成电路与TTL 数字集成电路相比，有许多优点，如工作电源电压范围宽，静态功耗低，抗干扰能力强，输入阻抗高，成本低，等等。因而， CMOS 数字集成电路得到了广泛的应用。

数字集成电路品种繁多，包括各种门电路、触发器、计数器、编译码器、存储器等数百种器件。数字集成电路产品的系列见下表 。

（1）电源电压范围

TTL电路的工作电源电压范围很窄。S，LS，F系列为5V±5%；AS，ALS系列为5Y±10%。

（2）频率特性

TTL电路的工作频率比4000系列的高。标准TTL电路的工作频率小于35MHz；LS系列TTL电路的工作频率小 于40MHz；ALS系列电路的工作频率小于70MHz；S系列电路的工作频率小于125MHz；AS系列电路的工作频率 小于200MHz.

（3）TTL电路的电压输出特性

当工作电压为十5V时，输出高电平大于2.4V，输人高电平大于2.0V；输出低电平小于0.4V，输人低电平 小于0.8V。

（4）最小输出驱动电流

标准TTL电路为16mA；LS－TTL电路为8mA；S－TTL电路为20mA；ALS－TfL 电路为8mA；AS－TTL电路为⒛ mA。大电流输出的TTL电路：标准TTL电路为48mA；LS－TTL电路为24mA；S－TTL电路为64mA；ALS－TTL电 路为24/48mA；AS－TTL电路为48/64mA。

（5）扇出能力（以带动LS-TTL负载的个数为例）

标准TTL电路为40；IS－TTL电路为20；S－TTL电路为50；ALS-TTL电路为 20；AS-TTL电路为50。大电流 输出的TTL电路：标准TTL电路为120；LS－TTL电路为60；S－TTL电路为160；ALS－TTL电路为60/120；AS －TTL电路为120/160。

对于同一功能编号的各系列TTL集成电路，它们的引脚排列与逻辑功能完全相同。比如，7404，74LS04， 74A504，74F04，74ALS04等各集成电路的引脚图与逻辑功能完全一致，但它们在电路的速度和功耗方面存 在着明显的差别。

（1）电源电压范围

集成电路的工作电源电压范围为3～18V，74HC系列为2～6V。

（2）功耗

当电源电压VDD=5V时，CMOS电路的静态功耗分别是：门电路类为2.5～5μW；缓冲器和触发器类为5～20μW；中规模集成电路类为25～100μW，

（3）输人阻抗

CM05电路的输入阻抗只取决于输人端保护二极管的漏电流，因此输人阻抗极高，可达108～1011Ω以上。所以，CMOS电路几乎不消耗驱动电路的功率。

（4）抗干扰能力

因为它们的电源电压允许范围大，因此它们输出高低电平摆幅也大，抗干扰能力就强，其噪声容限最大值为45%VDD保证值可达30%VDD，电源电压越高，噪声容限值越大。

（5）逻辑摆幅

CMOS电路输出的逻辑高电平“1”非常接近电源电压VDD逻辑低电平“0”接近电源Vss，空载时，输出高电平VOH=VCC-0.05V，输出低电平VOL=0.05V。因此，CMOS电路电源利用系数最高。

（6）扇出能力

在低频工作时，一个输出端可驱动50个以上CMOS器件。

（7）抗辐射能力

CMOS管是多数载流子受控导电器件，射线辐射对多数载流子浓度影响不大。因此，CMOS电路特别适用于航天、卫星和核试验条件下工作的装置。

CMOS集成电路功耗低，内部发热量小，集成度可大大提高。又因为电路本身的互补对称结构，当环境温度变化时，其参数有互相补偿作用，因而其温度稳定性好。

（8）CMOS集成电路的制造工艺

CMOS集成电路的制造工艺比TTL集成电路的制造工艺简单，而且占用硅片面积也小，特别适合于制造大规模和超大规模集成电路。

①不允许在超过极限参数的条件下工作。电路在超过极限参数的条件下工 作，就可能工作不正常，且容 易引起损坏。TTL集成电路的电源电压允许变化范围比较窄，一般在4.5～5.5V之间，因此必须使用+5V稳 压电源；CMOS集成电路的工作电源电压范围比较宽，有较大的选择余地。选择电源电压时，除首先考虑到 要避免超过极限电源电压外，还要注意到，电源电压的高低会影响电路的工作频率等性能。电源电压低， 电路工作频率会下降或增加传输延迟时间。例如CMOS触发器，当电源电压由+15V下降到十3V时，其最高 工作频率将从10MHz下降到几十千赫。

②电源电压的极性千万不能接反，电源正负极颠倒、接错，会因为过大电流而造成器件损坏。

③CMOS电路要求输人信号的幅度不能超过VDD～VSS，即满足VSS=V1=VDD。当 CMOS电路输入端施加的电 压过高（大于电源电压）或过低（小于0V），或者电源电压突然变化时，电路电流可能会迅速增大，烧坏器件，这种现象称为可控硅效应。预防可控硅效应的措施 主要有：

·输入端信号幅度不能大于VDD和小于0V；

·消除电源上的干扰；

·在条件允许的情况下，尽可能降低电源电压，如果电路工作频率比较低，用+5V电源供电最好；

·对使用的电源加限流措施，使电源电流被限制在30mA以内。

④对多余输人端的处理。对于CMOS电路，多余的输人端不能悬空，否则，静电感应产生的高压容易引起 器件损坏，这些多余的输人端应该接yDD或yss，或与其他正使用的输人端并联。这3种处置方法，应根据 实际情况而定。

对于TTL电路，对多余的输人端允许悬空，悬空时，该端的逻辑输入状态一般都作为“1”对待，虽然 悬 空相当于高电平，并不影响与门、与非门的逻辑关系，但悬空容易受干扰，有时会造成电路误动作。因此 ，多余输人端要根据实际需要做适当处理。例如，与门、与非门的多余输人端可直接接到电源上；也可将 不同的输人端公用一个电阻连接到电源上；或将多余的输人端并联使用。对于或门、或非门的多余输人端 应直接接地。

⑤多余的输出端应该悬空处理，决不允许直接接到VDD或VSS，否则会产生过大的短路电流而使器件 损坏 。不同逻辑功能的CMOS电路的输出端也不能直接连到一起，否则导通的P沟道MOS场效应管和导通的N沟道 MOS场效应管形成低阻通路，造成电源短路而引起器件损坏。除三态门、集电极开路门外，TTL集成电路的 输出端不允许并联使用。如果将几个集电极开路门电路的输出端并联，实现“线与”功能时，应在输出端 与电源之间接人上拉电阻。

⑥由于CMOS电路输人阻抗高，容易受静电感应发生击穿，除电路内部设置保护电路外，在使用和存放时 应注意静电屏蔽；焊接CMOS电路时，焊接工具应良好接地，焊接时间不宜过长，焊接温度不要太高。更不 能在通电的情况下，拆卸，拔、插集成电路。

⑦多型号的数字电路之问可以直接互换使用，如国产的CC4000系列可与CD4000系列、MC14000系列直接互 换使用。但有些引脚功能、封装形式相同的IC，电参数有一定差别，互换时应注意。

⑧注意设计工艺，增强抗干扰措施。在设计印制线路板时，应避免引线过长，以防止信号之间的窜扰和 对信号传输的延迟。此外要把电源线设计得宽一些，地线要进行大面积接地，这样可减少接地噪声干扰。 在CMOS逻辑系统设计中，应尽量减少电容负载。电容负载会降低CMOS集成电路的工作速度和增加功耗。