更新时间：2022-08-25 18:07
端接，butt joint，是指消除信号反射的一种方式。在传输线中，当阻抗出现不匹配时，会发生反射，而减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行阻抗匹配，从而使源反射系数或负载反射系数为零。通常传输线的端接采用以下两种策略，使负载阻抗与传输线阻抗匹配，即终端端接，使源阻抗与传输线阻抗匹配，即源端端接。
见对接，在高速PCB设计中，高速电路中由阻抗不匹配引起的信号反射现象，通过端接电路在抑制攻击线上反射，是减轻反射信号影响的一种有效可行的方式。
即在靠近芯片的发送端串联电阻，使得该串联电阻与芯片的内阻之和尽量与传输线阻抗一致。该端接简单功耗小，不会给驱动器带来额外的直流负载，只需要一个电阻就可以抑制驱动端到负载端的二次反射，常用于点对点的拓扑上；但同时它会增加RC时间常数，减缓负载端信号上升时间，因此不适合用于高频信号通路。
即在末端并联一个与传输线特性阻抗一致的电阻到GND或者电源上。该端接的优点是在信号能量反射回源端之前在负载端消除反射，可以减小噪声、电磁干扰（EMI）及射频干扰（RFI）。同时也是有缺点的，首先末端端接电阻会增加直流功耗，所以功耗较大，不适用于使用电池供电的产品，此外在逻辑高状态下，对器件的驱动能力要求较高。
常用的端接电阻方式有以下几种：
源端串联匹配就是在输出BUFFER上串接一个电阻，使BUFFER的输出阻抗与传输线阻抗一致；此电阻在PCB设计时应尽量靠近输出BUFFER放置 ，常用的值为：33欧姆。
对于TTL或CMOS驱动，信号在逻辑高及低状态时均具有不同的输出阻抗，而一些负载器件可能具有不同的输入输出阻抗，不能简单的得知，所以在使用串联端接匹配时，在具有输入输出阻抗不一致的条件下，可能不是最佳的选择；在布线终端上存在集总线型负载或单一元件时，串联匹配是最佳的选择；
串联电阻的大小由下式决定：
R=ZO-R0 ZO--传输线阻抗 R0--BUFFER输出阻抗
串联匹配的优点：提供较慢的上升时间，减少反系量，产生更小的EMI，从而降低过冲，增加信号的传输质量；
串联匹配的缺点：当TTL/CMOS出同一网络上时，在驱动分布负载时，通常不能使用串联匹配方式。
由在走线路径上的某一端连接单个电阻构成，这个电阻的阻值必须等于传输线所要求的电阻值，电阻的另一端接电源或地；简单的并联匹配很少用于CMOS与TTL设计中；
并联匹配的优点：可用于分布负载，并能够全部吸收传输波以消除反射；
并联匹配的缺点：需额外增加电路的功耗，会降低噪声容限。
Vref=R2/(R1+R2)*V
Vref--输入负载所要求的电压
当R1=R2时，对高低逻辑的驱动要求均是相同的，对有些逻辑系列可能不能接受；
当R1>R2时，逻辑低对电流的要求比逻辑高大，这种情况对TTL与COMS器件是不能工作的；
当R1 戴维南匹配的优点: 能够全部吸收传输波以消除反射，尤其适合用于总线使用； 戴维南匹配的缺点：需额外增加电路的功耗，会降低噪声容限； 端接电阻应该等于传输线的阻抗Z0，而电容一般非常小(20PF--600PF)；RC网络的时间常数必须大于两倍的信号传输延时时间； RC端接匹配的优点：可在分布负载及总线布线中使用，它完全吸收发送波，可以消除反射，并且具有很低的直流功率损耗； RC端接的缺点：它将使非常高速的信号速率降低，RC电路的时间常数选择不好会导致电路存在反射，对于高频、快速上升的信号应多加注意。 二极管匹配方式常用于差分或成对网络上，采用二极管匹配会使其负载变成非线性，可能会增加EMI的问题。 各种匹配方式的特征如下表所示：