更新时间：2024-01-12 02:57
安装半导体集成电路芯片用的外壳，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用
自从Intel公司1971年设计制造出4位微处理器芯片以来，20多年里，CPU从Intel 4004、80286、80386、80486发展到Pentium、PⅡ、PⅢ、P4，从4位、8位、16位、32位发展到64位；主频从MHz发展到今天的GHz；CPU芯片里集成的晶体管数由2000多个跃升到千万以上；半导体制造技术的规模由SSI、MSI、LSI、VLSI（超大规模集成电路）达到ULSI。封装的输入/输出（I/O）引脚从几十根，逐渐增加到几百根，甚至可能达到2000根。这一切真是一个翻天覆地的变化。
对于CPU，大家已经很熟悉了，286、386、486、Pentium、PⅡ、Celeron、K6、K6-2、Athlon……相信您可以如数家珍似地列出一长串。但谈到CPU和其他大规模集成电路的封装，知道的人未必很多。 所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁--芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI(Large Scalc Integrat~on)集成电路都起着重要的作用，新一代CPU的出现常常伴随着新的封装形式的使用。 芯片的封装技术已经历了好几代的变迁，从DIP，QFP，PGA，BGA，到CSP再到MCM，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好。引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。
DIP双列直插式
DIP(Dual Inline-pin Package）是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC）均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。
特点：
⒈适合在PCB（印刷电路板）上穿孔焊接，操作方便。
⒉封装面积与芯片面积之间的比值较大，故体积也较大。
Intel系列CPU中8088就采用这种封装形式，缓存（Cache）和早期的内存芯片也是这种封装形式。
组件封装式
PQFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。
PFP（Plastic Flat Package）方式封装的芯片与PQFP方式基本相同。唯一的区别是PQFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
特点：
⒈适用于SMD表面安装技术在PCB电路板上安装布线。
⒉适合高频使用。⒊操作方便，可靠性高。
⒋芯片面积与封装面积之间的比值较小。
Intel系列CPU中80286、80386和某些486主板采用这种封装形式。
PGA插针网格式
PGA(Pin Grid Array Package）芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2-5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。
ZIF(Zero Insertion Force Socket）是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。
特点：
⒈插拔操作更方便，可靠性高。
⒉可适应更高的频率。
Intel系列CPU中，80486和Pentium、Pentium Pro均采用这种封装形式。
BGA球栅阵列式
随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk（串扰）”现象，而且当IC的管脚数大于208 Pin时，传统的封装方式有其困难度。因此，除使用PQFP封装方式外，现今大多数的高脚数芯片（如图形芯片与芯片组等）皆转而使用BGA(Ball Grid Array Package）封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。
BGA封装技术又可详分为五大类
⒈PBGA（Plastic BGA）基板：一般为2-4层有机材料构成的多层板。Intel系列CPU中，Pentium Ⅱ、Ⅲ、Ⅳ处理器均采用这种封装形式。
⒉CBGA（CeramicBGA）基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片（FlipChip，简称FC）的安装方式。Intel系列CPU中，Pentium I、Ⅱ、Pentium Pro处理器均采用过这种封装形式。
⒊FCBGA（FilpChipBGA）基板：硬质多层基板。
⒋TBGA（TapeBGA）基板：基板为带状软质的1-2层PCB电路板。
⒌CDPBGA（Carity Down PBGA）基板：指封装中央有方型低陷的芯片区（又称空腔区）。
特点：
⒈I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率。
⒉虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。
⒊信号传输延迟小，适应频率大大提高。
⒋组装可用共面焊接，可靠性大大提高。
BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，***西铁城（Citizen）公司开始着手研制塑封球栅面阵列封装的芯片（即BGA）。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中（即奔腾Ⅱ、奔腾Ⅲ、奔腾Ⅳ等），以及芯片组（如i850）中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。BGA已成为极其热门的IC封装技术，其全球市场规模在2000年为12亿块，预计2005年市场需求将比2000年有70%以上幅度的增长。
CSP芯片尺寸式
随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP(Chip Size Package）。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒（Die）大不超过1.4倍。
CSP封装又可分为四类
⒈Lead Frame Type（传统导线架形式），代表厂商有富士通、日立、Rohm、高士达（Goldstar）等等。
⒉Rigid Interposer Type（硬质内插板型），代表厂商有摩托罗拉、索尼、东芝、松下等等。
⒊Flexible Interposer Type（软质内插板型），其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气（GE）和NEC。
⒋Wafer Level Package（晶圆尺寸封装）：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。
特点：
⒈满足了芯片I/O引脚不断增加的需要。
⒉芯片面积与封装面积之间的比值很小。
⒊极大地缩短延迟时间。
CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电（IA）、数字电视（DTV）、电子书（E-Book）、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝牙（Bluetooth）等新兴产品中。
MCM多芯片模块式
为解决单一芯片集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上用SMD技术组成多种多样的电子模块系统，从而出现MCM(Multi Chip Module）多芯片模块系统。
特点：
⒈封装延迟时间缩小，易于实现模块高速化。
⒉缩小整机/模块的封装尺寸和重量。
⒊系统可靠性大大提高。
塑料、陶瓷、玻璃、金属等，
普通双列直插式，普通单列直插式，小型双列扁平，小型四列扁平，圆形金属，体积较大的厚膜电路等。
最大为厚膜电路，其次分别为双列直插式，单列直插式，金属封装、双列扁平、四列扁平为最小。
普通标准型塑料封装，双列、单列直插式一般多为2.54±0.25 mm，其次有2mm（多见于单列直插式）、1.778±0.25mm（多见于缩型双列直插式）、1.5±0.25mm，或1.27±0.25mm(多见于单列附散热片或单列V型)、1.27±0.25mm(多见于双列扁平封装)、1±0.15mm(多见于双列或四列扁平封装)、0.8±0.05～0.15mm(多见于四列扁平封装)、0.65±0.03mm(多见于四列扁平封装)。
双列直插式封转一般有7.4～7.62mm、10.16mm、12.7mm、15.24mm等数种。
双列扁平封装（包括引线长度）一般有6～6.5±mm、7.6mm、10.5～10.65mm等。
四列扁平封装（40引脚以上的长×宽）一般有10×10mm(不计引线长度)、13.6×13.6±0.4mm(包括引线长度)、20.6×20.6±0.4mm(包括引线长度)、8.45×8.45±0.5mm(不计引线长度)、14×14±0.15mm（不计引线长度）等。
板上芯片（ChipOnBoard,COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点，然后将硅片直接安放在基底表面，热处理至硅片牢固地固定在基底为止，随后再用丝焊的方法在硅片和基底之间直接建立电气连接。
裸芯片技术主要有两种形式：一种是COB技术，另一种是倒装片技术（FlipChip）。板上芯片封装（COB），半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。
COB主要的焊接方法
（1）热压焊
利用加热和加压力使金属丝与焊区压焊在一起。其原理是通过加热和加压力，使焊区（如AI）发生塑性形变同时破坏压焊界面上的氧化层，从而使原子间产生吸引力达到“键合”的目的，此外，两金属界面不平整加热加压时可使上下的金属相互镶嵌。此技术一般用为玻璃板上芯片COG。
（2）超声焊
超声焊是利用超声波发生器产生的能量，通过换能器在超高频的磁场感应下，迅速伸缩产生弹性振动，使劈刀相应振动，同时在劈刀上施加一定的压力，于是劈刀在这两种力的共同作用下，带动AI丝在被焊区的金属化层如（AI膜）表面迅速摩擦，使AI丝和AI膜表面产生塑性变形，这种形变也破坏了AI层界面的氧化层，使两个纯净的金属表面紧密接触达到原子间的结合，从而形成焊接。主要焊接材料为铝线焊头，一般为楔形。
（3）金丝焊
球焊在引线键合中是最具代表性的焊接技术，因为现在的半导体封装二、三极管封装都采用AU线球焊。而且它操作方便、灵活、焊点牢固（直径为25UM的AU丝的焊接强度一般为0.07～0.09N/点），又无方向性，焊接速度可高达15点/秒以上。金丝焊也叫热（压）（超）声焊主要键合材料为金（AU）线焊头为球形故为球焊。
COB封装流程
第一步：扩晶。采用扩张机将厂商提供的整张LED晶片薄膜均匀扩张，使附着在薄膜表面紧密排列的LED晶粒拉开，便于刺晶。第二步：背胶。将扩好晶的扩晶环放在已刮好银浆层的背胶机面上，背上银浆。点银浆。适用于散装LED芯片。采用点胶机将适量的银浆点在PCB印刷线路板上。第三步：将备好银浆的扩晶环放入刺晶架中，由操作员在显微镜下将LED晶片用刺晶笔刺在PCB印刷线路板上。第四步：将刺好晶的PCB印刷线路板放入热循环烘箱中恒温静置一段时间，待银浆固化后取出(不可久置，不然LED芯片镀层会烤黄，即氧化，给邦定造成困难)。如果有LED芯片邦定，则需要以上几个步骤；如果只有IC芯片邦定则取消以上步骤。第五步：粘芯片。用点胶机在PCB印刷线路板的IC位置上适量的红胶(或黑胶)，再用防静电设备(真空吸笔或子)将IC裸片正确放在红胶或黑胶上。第六步：烘干。将粘好裸片放入热循环烘箱中放在大平面加热板上恒温静置一段时间，也可以自然固化(时间较长)。第七步：邦定(打线)。采用铝丝焊线机将晶片(LED晶粒或IC芯片)与PCB板上对应的焊盘铝丝进行桥接，即COB的内引线焊接。第八步：前测。使用专用检测工具(按不同用途的COB有不同的设备，简单的就是高精密度稳压电源)检测COB板，将不合格的板子重新返修。第九步：点胶。采用点胶机将调配好的AB胶适量地点到邦定好的LED晶粒上，IC则用黑胶封装，然后根据客户要求进行外观封装。第十步：固化。将封好胶的PCB印刷线路板放入热循环烘箱中恒温静置，根据要求可设定不同的烘干时间。第十一步：后测。将封装好的PCB印刷线路板再用专用的检测工具进行电气性能测试，区分好坏优劣。
与其它封装技术相比，COB技术价格低廉（仅为同芯片的1/3左右）、节约空间、工艺成熟。但任何新技术在刚出现时都不可能十全十美，COB技术也存在着需要另配焊接机及封装机、有时速度跟不上以及PCB贴片对环境要求更为严格和无法维修等缺点。
某些板上芯片(CoB)的布局可以改善IC信号性能，因为它们去掉了大部分或全部封装，也就是去掉了大部分或全部寄生器件。然而，伴随着这些技术，可能存在一些性能问题。在所有这些设计中，由于有引线框架片或BGA标志，衬底可能不会很好地连接到VCC或地。可能存在的问题包括热膨胀系数(CTE)问题以及不良的衬底连接。
倒装芯片技术的发展
30多年前，“倒装芯片”问世。当时为其冠名为“C4”，即“可控熔塌芯片互连”技术。该技术首先采用铜，然后在芯片与基板之间制作高铅焊球。铜或高铅焊球与基板之间的连接通过易熔焊料来实现。此后不久出现了适用于汽车市场的“封帽上的柔性材料(FOC)”；还有人采用Sn封帽，即蒸发扩展易熔面或E3工艺对C4工艺做了进一步的改进。C4工艺尽管实现起来比较昂贵(包括许可证费用与设备的费用等)，但它还是为封装技术提供了许多性能与成本优势。与引线键合工艺不同的是，倒装芯片可以批量完成，因此还是比较划算。
由于新型封装技术和工艺不断以惊人的速度涌现，因此完成具有数千个凸点的芯片设计目前已不存在大的技术障碍小封装技术工程师可以运用新型模拟软件轻易地完成各种电、热、机械与数学模拟。此外，以前一些世界知名公司专为内部使用而设计的专用工具目前已得到广泛应用。为此设计人员完全可以利用这些新工具和新工艺最大限度地提高设计性，最大限度地缩短面市的时间。
无论人们对此抱何种态度，倒装芯片已经开始了一场工艺和封装技术革命，而且由于新材料和新工具的不断涌现使倒装芯片技术经过这么多年的发展以后仍能处于不断的变革之中。为了满足组装工艺和芯片设计不断变化的需求，基片技术领域正在开发新的基板技术，模拟和设计软件也不断更新升级。因此，如何平衡用最新技术设计产品的愿望与以何种适当款式投放产品之间的矛盾就成为一项必须面对的重大挑战。由于受互连网带宽不断变化以及下面列举的一些其它因素的影响，许多设计人员和公司不得不转向倒装芯片技术。
其它因素包括：
①减小信号电感——40Gbps(与基板的设计有关)；②降低电源/接地电感；③提高信号的完整性；④最佳的热、电性能和最高的可靠性；⑤减少封装的引脚数量；⑥超出引线键合能力，外围或整个面阵设计的高凸点数量；⑦当节距接近200μm设计时允许；S片缩小(受焊点限制的芯片)；⑧允许BOAC设计，即在有源电路上进行凸点设计。