更新时间：2024-05-08 11:29
其基本要求是：
有两种稳定状态；
在外部信号作用之下，两种稳定状态可以进行无限次的相互转换；
在外部信号作用之下，可以读出（检测）两种稳定状态；
两种稳定状态可以长期可靠地存储。
在自然界中能够作为存储媒体的材料是很多的，但符合上述基本要求的却极少。半导体材料和磁性材料在存储器中得到了广泛的应用。
锁存器（Latch）和触发器（Flip—flop）是一种存储时序状态的常用逻辑记忆单元。记忆单元由内部存储和时序访问控制两部分组成。CMOS电路中的记忆功能通常由电容记忆保持，或者加上能量正反馈记忆保持来实现更可靠的记忆。
1．分类之一
记忆单元按时钟的电平敏感和边沿敏感分为锁存器和触发器两种，寄存器则可以是分别由这两种元件组成的两种阵列，下面分别介绍。
（1）锁存器（Latch）——受电平敏感的记忆单元称之为锁存器。例如TTL器件7475，靠输入时钟的高电平或低电平实现选通。
（2）触发器（Flip—flop）——受边沿敏感的记忆单元称之为触发器。例如，TTL器件7474，靠输入时钟的上升或下降边沿实现触发。
在许多资料中，将内部存储值由输入数据透明地传输并设置称之为锁存器。触发器，尤其是主从锁存器，是指其输入值的读取和输出值的改变是两个不透明的独立事件。这种输入输出之问的不透明，也导致了时钟触发边沿作用的凸现。注意锁存器、触发器定义的不同反映了观察视角的不同，但它们之间还是有联系的。改回比较流行的上述定义。
（3）寄存器（Register）——一般指多个触发器组成的阵列，用来存储多位数据；也可能采用的是锁存器阵列，例如数据总线。注意，个别场合也指单个的触发器或锁存器。
2．分类之二
记忆单元还可以按输入端的类型来分类。
（1）SR型——置位复位型可以细分为SR和SR两种。以图1为准。
这时，以输出Q端的状态为准，记忆单元状态要么被S输入端的0置位；要么被R输入端的0复位：如果S、R同时为1则状态维持；但S、R不得同时为0。对于同样狭义的SR型，情况与此相反。
（2）JK型——与SR型类似，但J输入端、K输入端可以同时为1（状态翻转）或0（状态维持）。用JK型可以构成其他类型的记忆单元。
（3）D型——D输入端提供数据（Data）。有的资料称D是代表延迟。当时钟事件出现时，其输出Q端值由输入的D值透明地加以确定。
（4）T型——可以将D型的Q接到D，将T作为时钟端的输入而构成。这时Q输出的将是T时钟信号的二分频。对这种T型还可以加上分频使能控制端。
对于记忆单元而言，最重要的仍然是在正确的位置、正确的时刻存储正确的数据。为了使记忆单元能可靠工作，两个用以表征数据与时钟制约关系的额定参数——数据建立时间和保持时间必须得到满足。对于时钟上升边触发的记忆单元电路而言，时钟上升边沿（也有文献是取上升边中点）前的一段数据最小稳定期称之为建立（sp），之后的一段为保持（hp）。逻辑门级联后的累计延迟因素往往破坏了记忆单元sp和hp的额定要求，从而限制了整个系统工作的最高速度。在波形分析时往往要对此备加关注。