更新时间：2022-08-30 14:24
频率综合器是现代电子系统的重要组成部分，在通讯、 雷达、 电子对抗、 遥控遥测和仪器仪表等众多领域得到了广泛应用， 尤其是在卫星导航通信领域。在无线电子通信系统中， 频率综合器是射频收发系统的核心部件。随着电子信息技术的发展， 电子系统的小型化已经成为了一个必然的发展趋势，而频率综合器的小型化是实现整个电子系统小型化的重要环节之一。为了实现频率综合器的小型化，同时能够有较好的相位噪声性能指标， 从设计方案到电路实现都应仔细考虑，以尽量减小体积。
频率综合器是现代通信系统、雷达、测试设备中的关键器件 ,能够提供高精度、高稳定度的频率 。从20世纪 30年代首次提出频率合成的概念以来,已经形成了 3种基本的频率合成方法 : ①直接频率合成;② 锁相频率合成 ;③ 直接数字频率合成(DDS)。早期的频率综合器 (频综 )使用直接频率合成方式,它们结构简单, 易于实现, 但体积大 、成本高 。随着大规模集成电路和超大规模集成电路技术的发展和成熟,小尺寸 、高性能 、低成本的单片射频 /微波锁相环路能够大规模批量生产, 锁相频率综合器迅速代替了直接频率合成器 。 1971年, T ierney等人首次提出了直接数字频率合成的方法, 它具有很高的频率分辨率、极快的频率转换速度 ,并且易于单片集成 。这 3种频率合成方式具有不同的特点和不同的应用领域。直接频率合成具有很好的相位噪声性能,通常应用于地面雷达和射频 微 / 波测试设备中, 在其它领域, 主要使用 DDS 和锁相频率合成方式。由于 DDS工作频率受到时钟频率和数模转换器工作速度的限制 ,在毫米波及以上波段,皆使用锁相频率合成技术。近来, 人们发展出多种方式组合的混合频率合成技术 ,综合利用 3 种基本合成方法的优点,进一步提高了器件性能 。 DDS与 PLL的组合应用最为广泛, 很好地解决了频率分辨率和转换速度的矛盾。随着人们对大容量高速无线业务、高精度定位和识别的需求 ,现代无线通信 、雷达 、电子战系统的工作频率已经扩展到了毫米、亚毫米波段, 因此, 研究和发展低相位噪声、高稳定度、小尺寸的毫米波频率源成为当代频率综合技术领域的热点之一 。
锁相环路的基本组成基于常规的设计理念，经过鉴相器的相位比较后，需要加环路滤波，最后给到压控振荡器输出。基于此种设计方法，应该考虑外加 VCO 进行设计， 这样会使整个印制板面积增大， 从而不能实现频率综合器的小型化。压控振荡器的输出经过采集并分频和基准信号同时输入鉴相器，鉴相器通过比较上述 2 个信号的频率差，然后输出一个直流脉冲电压控制 VCO， 使其频率改变， 这样经过一个很短的时间， VCO 的输出就会稳定于某一期望值。由于锁相环电路简单，具备宽带跟踪、 窄带滤波的特性，并有许多通用的集成电路可供选择， 相对于直接式频率合成具有低成本、 小体积的特点，所以在小型化频率综合器中为首选方案。
在频率综合器的设计过程中应该尽量采用多层板进行处理，这样可以更高效率地应用有限的空间，实现较高的相位噪声和其他性能指标。电源布局尽量和射频走线远离， 避免不必要的干扰影响到杂散的指标。尽管外接 VCO 的相位噪声一般较高， 但是这样会使电路的体积变大， 而且费用也会相应的提高。
ADF4350 芯片在内部集成了 VCO， 并且整个芯片体积很小， 为 32 引脚LFCSP_VQ 形式，这样锁相环电路具有结构简单、 尺寸小、 调试工作量小、 抗干扰性能好等优点。通过设置芯片内部的计数器等就可以得到需要的频率，具体可以通过式( 1) 和式( 2) 计算。
RFOUT = fPFD × ( INT + ( FRAC/MOD) ) ， ( 1)
式中，RFOUT为外部电压控制振荡器( VCO) 的输出频率; INT 为二进制 16 位计数器的预设分频比; MOD为预设小数模数; FRAC 为小数分频的分子。
fPFD = REFIN × [ ] ( 1 + D) /( R × ( 1 + T) ) ， ( 2)
式中，REFIN为基准输入频率; D 为 REFIN倍频器位;T 为 REFIN二分频位; R 为二进制 10 位可编程参考分频器的预设分频比。
利用 ADF4350 芯片能够设计小型化的频率综合器，并通过 ADIsimPLL 软件可以仿真出相位噪声的指标。在 2．23 GHz 时相位噪声在偏离 1 kHz 时能够达到至少 85 dBc /Hz， 完全能够应用于卫星导航通信系统中。
在设计频率综合器电路时， 首先应考虑所占空间的 大 小， 同 时 还 要 考 虑 输 出 匹 配 设 计， 匹 配ADF4350 的输出以实现最佳性能的方法有多种， 最基本的方法是将一个 50Ω 电阻，串联一个 100 pF 的直流旁路电容并连到 VVCO。该电阻与频率无关， 因而能够提供良好的宽带匹配功能。同时在给 ADF4350 芯片供电时需把电源的影响降低到最小，选用较小功耗的稳压芯片作为供电使用，在供电的输出端口利用电容进行滤波处理，尽量将纹波降低，这样能够将锁相环芯片的性能发挥到最好的水平。
控制芯片选取 Atmel8L- 8MU， 将频率综合器的控制引脚与该单片机相连，由于走线较多，考虑到节省空间的问题，运用 4 层印制板进行走线，控制线尽量在中间层布线，由于输出频率较高，在印制板空白的地方尽量能够多打一些过孔， 这样能够实现良好的接地，对于整体的性能会有所改善。通 过 在 频 率 综 合 器 的 前 端 加 整 型 芯 片，将输入参考正弦曲线转换成方波，这样会使频率源输出的相噪指标提高 3 dB 左右。频率综合器采用封闭屏蔽盒的结构设计方式，为了测试方便，屏蔽盒两侧选用盲插型射频接插件，这样减小了横向的尺寸。
随着人们对宽带 、高速多媒体无线业务的需求日益增加 ,现有的频段已经十分拥挤 ,无法满足高数据传输率的要求 ,因此 ,毫米波 、亚毫米波无线通信引起了人们的广泛关注 。其中 , 高数据传输率的60GH z无线应用具有非常广泛的应用前景 。60GH z无线通信系统常指工作频率位于 50 ～ 70GH z范围 , 传输比特率大于 1Gbps的无线通信系统 。在该频段内 (带宽约为 8GH z), 空气对无线信号衰减达到峰值 (10 ～ 15dB /km ),使之成为本地无线业务理想的工作频段 。为了促进 60GH z商用无线业务的发展 ,各国都纷纷制定了相关政策 ,如美国联邦通信委员会 (FCC )预留出 59 ～ 64GH z, 日本将 59 ～66GH z的频段作为无限制使用范围 , 欧洲则把这一频段用作通用宽带移动通信系统 。这些措施极大地促进了 60GH z无线终端设备和器件的研发 。
实现高性能毫米波频综必须关注的方面有 : ①提高工作频率 ; ② 提高捷变频速度 ; ③ 提高频率稳定度 ; ④ 降低相位噪声 , 抑制杂散 ; ⑤降低成本 。从商用的角度来讲 , 要求工作于该频段的无线终端设备具有小的体积 , 低廉的成本 。目前已有的一些设备成本非常高 , 不利于市场推广 。如何在可接受的性能下降时实现低成本 , 成为毫米波频综研究的焦点 , 单片微波集成电路 (MM IC)是解决这一问题的有效途径 , 并且已经有很多使用该技术实现 60GH z通信系统功能部件的报道。 MM IC是把无源元件 、微波半导体器件 、传输线和互联线集成制作在一块半导体基片上 ,构成具有完整功能的微波电路。使用 MM IC 技术可以减少芯片元件数 ,降低寄生参数的影响 , 极大地提高电路的工作频率和性能 ,同时也大大减小了设备的重量 、体积 、成本 。因此 ,开发单片集成毫米波频综成为一个主要研究方向。
应用于毫米波频综的数字器件是影响其工作频率的一个重要因素 。受到短沟道效应的限制 , 基于砷化镓场效应管 (G aAs FET )高速数字器件的工作频率很难到达毫米波段 。减小场效应晶体管 (FET )栅极长度可以有效提高器件工作频率 , 然而随着栅长减小 ,门限电压会朝负电压方向移动 ,电流截止特性随之恶化 ,产生了短沟道效应 ; 另一方面 , 光刻制版过程中存在栅长不均匀 , 亦导致大的门限电压漂移 , 从而影响数字集成电路所必须的高度一致的门限电压和可重复制造性 。因此 , 毫米波锁相频综实现的常用方法是在 VCO 与 P /FD 之间的反馈回路串联分频器 ,以提供给数字器件较低的频率 ,同时输出端级联倍频器 。 分谐波注入锁定频率合成技术 [ 23 ～ 27]也是实现毫米波频综的一种备用方法 ,其优点在于电路紧凑 、锁定范围宽 。 E iji Suem atsu 等人提出一种分谐波注入锁定频综 , 输出中心频率为55GH z和 57GH z, 在偏离载波 100kH z处相位噪声- 87dBc / H z, 其 MM IC芯片面积为 1. 7 ×1. 2mm 2 。
K.Kam ogaw a等人提出另一种分谐波注入锁定频综 方法, 输出中心频率 52GH z, 输出功率大于-5dBm , MM IC芯片面积 1. 2 ×0. 9mm2 。限于高性能毫米波频综器实现技术难度 、加工工艺和测试条件, 国内对其研究不多 , 已报道的研究大部分集中在 Ka波段 , 实现方式是选用商业高性能元器件进行组装 。鲍景富等设计并制造了工作于 3mm 波长的锁相频率综合器, 是目前国内报道工作频率最高的锁相频综 。由于 60GH z锁相频综在星际通信等方面具有广泛的应用需求 ,我们将着重介绍 60GH zMM IC锁相频综。
1995年 , 恽小华等提出了一种 60GH z频综方案。取样锁相源产生 13. 5GH z的信号 , 作为上变频器的本振 , 对 L 波段的捷变频频综的输出信号 (1 ～ 1. 5GH z)进行上变频 , 再经过四倍频以输出 V 波段频率 。取样锁相源使用高 Q 的介质谐振器压控振荡器来输出低相噪的信号 , L波段捷变频频综也能提供高稳定度的信号 ,保证了上变频后信号具有较低的相位噪声 。实测频综的输出频率为 58～ 60GH z,输出功率为 7. 5 ～ 8. 2dBm ,相位噪声优于 - 86dBc / H z在 1kH z处 ,杂散小于 -60dBc。该频综性能较高 ,但是使用器件较多 ,体积达到了 100 ×80 ×30mm3 。国内基于 MM IC 技术的频综研究尚未见报道 , 但已开始了相关功能模块如VCO、倍频器和放大器等的研究。实现 MM IC毫米波锁相频综的主要方法是利用成熟的 MM IC微波锁相频综技术,在其输出端级联高性能的倍频器 ,研究重点集中于如何降低芯片尺寸以降低成本 , 以及如何克服 MM IC电路低Q 值所带来的高相位噪声 。
毫米波频综实验工作已经取得了很大进展 ,但是仍然存在许多有待深入研究和解决的问题 。 ①目前已有的毫米波频综工作频率并不高 , 主要受到一些模拟器件和数字器件工作频率的影响 , 如模拟和数字分频器 ,半导体材料和工艺是其中的关键因素 。提高数字电路的工作频率 ,就必须克服影响数字电路工作频率的短沟道效应 ,这需要在半导体材料和加工技术方面有所突破 。理想的半导体材料应具有更高的电子饱和速度 , 可应用于大功率 、高速 、高温条件 ,并能与目前使用的技术兼容 ; ②使用介质谐振器可以有效增加 MM IC电路的 Q 值 。但是与晶振一样 ,目前的工艺无法直接将其集成到芯片上 ,这使电路尺寸较大 。需要发展将晶振 /介质振荡器做到一个芯片上的半导体加工技术 , 来实现高 Q值 、小尺寸的电路 。另一方面 ,射频微机电系统 (RFM EM S)技术已经可以在半导体衬底上制造电感 、可调电容等无源器件 , 具有射频损耗小 、直流功耗低 、非线性度小 、参数可调范围宽 、Q 值高等优点 , 极大提高了电路的整体性能和集成度 。随着 RF MEM S技术的发展 ,集成高 Q 值的振荡器将大大提高毫米波频综抑制相位噪声的能力 ; ③目前的毫米波频综电路集成度还有待进一步提高 。使用三维 MM IC技术 (3D MM IC ), 在三维空间对电路进行组装 , 可以提高信号的传输速度 ,减少电路的干扰 ,大大减小电路尺寸 。因此 , 3D MM IC技术的进步也成为推动毫米波频综发展的关键技术之一 ; ④使用更高稳定度的参考信号源 。毫米波频综通常使用晶振作为参考信号 ,但是 ,随着温度的变化 , 晶振频率也会发生漂移 , 这将恶化频综的频率稳定性和相位噪声性能 。如果使用 GPS精确的时钟信号作为参考频率 , 将会大大提高频综的频率稳定度和相位噪声性能 。因此 , 研究性能优异的 GPS接收电路来提取 GPS时钟信号 ,也是毫米波频综发展的一个方向 ; ⑤ 随着电路集成度的提高 , 急需新的测试技术来避免不合格产品 ,减少生产成本 。具备射频 、模拟 、数字 、嵌入式存储和扫描能力 、能与片上探针台接口的自动测试设备成为测试技术发展的目标 ; ⑥在毫米波频综里使用 DDS将会极大地提高毫米波频综的频率分辨率和转换速度 。有两种使用 DDS的方式 , 一种是将DDS作为 PLL的参考频率源, 可以很好地解决频率分辨率与频率捷变之间的矛盾 , 通过设置 DDS 频率字和两个可变分频器的分频比 , 还可以降低相位噪声 ; 另一种方案是直接使用 DDS, 通过倍频来获得毫米波信号 ,重点研究提高 DDS 频率和降低输出相位噪声的方法 。 ⑦除了以上方面 , 对有源器件精确建模也是一个重要的研究内容 。现有模型并不完善 ,特别在高频率 、大信号条件下 , 有源器件表现出强烈的非线性 ,性能仿真还不能完整准确预测电路的表现 。特别是振荡器设计时 ,无法得到输出信号的全部信息 ,使频综系统设计可靠性不高 ,增大了设计成本和风险 。发展和开发高精度 、高可靠性仿真方法和功能软件对毫米波频综的设计具有至关重要的作用。